tlv1544c, tlv1544i, tlv1548c, tlv1548i, tlv1548m
低-电压 10-位 相似物-至-数字的 转换器
和 串行 控制 和 4/8 相似物 输入
slas139c – 12月 1996 – 修订 january 1999
5
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
i/o clk
这 i/o clk 能 go 向上 至 10 mhz 为 大多数 的 这 电压 范围 当 快 i/o 是 可能. 这 最大 i/o
clk 是 限制 至 2.8 mhz 为 一个 供应 电压 范围 从 2.7 v. 表格 1 lists 这 最大 i/o clk 发生率
为 所有 不同的 供应 电压 范围. 这个 也 取决于 在 输入 源 阻抗. 为 例子, i/o clk
速 faster 比 2.39 mhz 是 achievable 如果 这 输入 源 阻抗 是 较少 比 1 k
Ω
.
表格 1. 最大 i/o clk 频率
V
CC
最大 输入
阻抗 (最大值)
源 阻抗 i/o clk
27V 5K
1 k
Ω
2.39 mhz
2.7 v 5 k
100
Ω
2.81 mhz
45V 1K
1 k
Ω
7.18 mhz
4.5 v 1 k
100
Ω
10 mhz
微处理器 串行 接口
输入 数据 位 从 数据 在 是 clocked 在 在 这 第一 四 rising edges 的 这 i/o clk sequence 如果 inv clk
是 使保持 高 当 这 设备 是 在 微处理器 接口 模式. 输入 数据 位 是 clocked 在 在 这 第一 四
下落 edges 的 这 i/o clk sequence 如果 inv clk
是 使保持 低. 这 msb 的 这 previous 转换 呈现 在
数据 输出 在 这 下落 边缘 的 cs
. 这 remaining nine 位 是 shifted 输出 在 这 next nine edges (取决于
在 这 状态 的 inv clk
) 的 i/o clk. ten 位 的 数据 是 transmitted 至 这 host 通过 数据 输出.
一个 最小 的 9.5 时钟 脉冲 是 必需的 为 这 转换 至 begin. 在 这 tenth 时钟 rising 边缘, 这 eoc
输出 变得 低 和 returns 至 这 高 逻辑 水平的 当 这 转换 是 完全; 然后 这 结果 能 是 读
用 这 host. 在 这 tenth 时钟 下落 边缘, 这 内部的 逻辑 takes 数据 输出 低 至 确保 那 这 remaining
位 值 是 零 如果 这 i/o clk 转移 是 更多 比 ten clocks 长.
CS
是 inactive (高) 在 串行 i/o clk transfers. 各自 转移 takes 在 least ten i/o clk cycles. 这 下落
边缘 的 cs
begins 这 sequence 用 removing 数据 输出 从 这 高-阻抗 状态. 这 rising 边缘 的
CS
ends 这 sequence 用 returning 数据 输出 至 这 高-阻抗 状态 在里面 这 指定 延迟 时间. 也,
这 rising 边缘 的 cs
使不能运转 i/o clk 和 数据 在 在里面 一个 建制 时间. 一个 转换 做 不 begin 直到 这
tenth i/o clk rising 边缘.
一个 高-至-低 转变 在 cs
在里面 这 指定 时间 在 一个 ongoing 循环 aborts 这 循环, 和 这 设备
returns 至 这 最初的 状态 (这 输出 数据 寄存器 holds 这 previous 转换 结果). cs
应当 不 是 带去
低 关闭 至 completion 的 转换 因为 这 输出 数据 能 是 corrupted.
: 点此下载
