TP3406V_集成电路资料查询网

连接 图解
TP3406 包装 信息
TLH11725–2
顺序 号码 TP3406V
看 NS 包装 号码 V28A
管脚 描述
名字 描述
地 负的 电源 供应 pin 正常情况下 0V 所有
相似物 和 数字的 信号 是 涉及 至 这个
pin
V
CC
积极的 电源 供应 input 这个 必须 是
一个
5V
g
5%
MCLK 这 2048 MHz 主控 时钟 input 这个
需要 一个 CMOS 逻辑 水平的 时钟 输入 从
一个 稳固的 source 必须 是 同步的 和
BCLK
MCLKXTAL 这个 管脚 是 这 2048 MHz 主控 时钟 在-
put 这个 需要 也 一个 结晶 至 是 con-
nected 在 这个 管脚 和 XTAL2 或者 一个
CMOS 逻辑 水平的 时钟 从 一个 稳固的 source
这个 必须 是 同步的 和 BCLK
XTAL2 这个 管脚 是 这 输出 一侧 的 这 振荡器
amplifier
MBSFS
C
在 主控 Mode 这个 管脚 是 这 主控 Burst
同步 input 这个 将 是 clocked 在 4 kHz
至 同步 Transmit bursts 从 一个 num-
ber 的 设备 在 这 主控 终止 only 这 4
kHz 应当 是 nominally 一个 正方形的 波 sig-
nal 如果 不 使用 leave 这个 管脚 open 在 从动装置
mode 这个 管脚 是 一个 短的 框架 同步 output
合适的 为 驱动 另一 DASL 在 主控
模式 至 提供 一个 regenerator (ie 范围-ex-
tender) capability
BCLK 位 时钟 逻辑 信号 这个 确定 这
数据 变换 比率 为 B 频道 数据 在 这 digi-
tal 接口 一侧 的 这 device 在 主控
模式 这个 管脚 是 一个 输入 这个 将 是 任何
多样的 的 8 kHz 从 256 kHz 至
2048 MHz 但是 必须 是 同步的 和
MCLK 在 从动装置 模式 这个 管脚 是 一个 输出 在
2048 MHz
FS
一个
在 主控 模式 only 这个 管脚 是 这 Transmit
框架 同步 脉冲波 input 需要 一个 积极的
边缘 至 表明 这 开始 的 这 起作用的 chan-
nel 时间 为 transmit B 频道 数据 在 B
x

FS
一个
必须 是 同步的 和 BCLK 和
MCLK 在 从动装置 模式 only 这个 管脚 是 一个 digi-
名字 描述
tal 输出 脉冲波 这个 indicates 这 8-位 pe-
riods 的 这 B1 频道 数据 转移 在 两个都
B
x
和 B
r

FS
b
在 主控 模式 only 这个 管脚 是 这 Receive
框架 同步 脉冲波 input 需要 一个 积极的
边缘 至 表明 这 开始 的 这 起作用的 chan-
nel 时间 的 这 设备 为 receive B 频道
数据 输出 从 B
r
FS
b
必须 是 同步的
和 BCLK 和 MCLK 在 从动装置 模式 only
这个 管脚 是 一个 数字的 输出 脉冲波 这个 indi-
cates 这 8-位 时期 的 这 B2 频道
数据 转移 在 两个都 B
x
和 B
r

B
x
数字的 输入 为 B1 和 B2 频道 数据 至
是 transmitted 至 这 line 必须 是 synchro-
nous 和 BCLK
B
r
数字的 输出 为 B1 和 B2 频道 数据
received 从 这 line
TS
r
LSD 在 主控 模式 only 这个 管脚 是 一个 打开-
流 输出 这个 是 正常情况下 高 imped-
ance 但是 pulls 低 在 两个都 B 频道 交流-
tive receive 时间 slots 在 从动装置 模式 only
这个 管脚 是 一个 输出 这个 是 正常情况下 高
阻抗 和 pulls 低 当 一个 有效的 线条
信号 是 received
D
x
数字的 输入 为 D 频道 数据 至 是 trans-
mitted 至 这 line 必须 是 同步的 和
DCLK
D
r
数字的 输出 为 D 频道 数据 received
从 这 line D
r
是 一个 触发-状态 output
DCLKDEN 在 主控 模式 这个 管脚 是 一个 输入 为 这
16 kHz 串行 变换 时钟 为 D 频道 数据
在 D
x
和 D
r
 这个 应当 是 同步的
和 BCLK 它 将 也 是 re-配置 通过
这 控制 寄存器 至 act 作 一个 使能 在-
放 为 clocking 这 D 频道 接口 syn-
chronized 至 BCLK 在 从动装置 模式 这个 是 一个
16 kHz 时钟 输出 为 D 频道 data

结晶 specifications 2048 MHz 并行的 resonant R
S
s
100
X
和 一个
20 pF load 结晶 容忍 应当 是
g
75 ppm 为 变旧 和 tempera-
ture
2

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

连接图解 TP3406 包装信息 TLH11725–2 顺序号码 TP3406V 看 NS 包装号码 V28A 管脚描述名字描述地负的电源供应 pin 正常情况下 0V 所有相似物和数字的信号是涉及至这个 pin V CC 积极的电源供应 input 这个必须是一个 5V g 5% MCLK 这 2048 MHz 主控时钟 input 这个需要一个 CMOS 逻辑水平的时钟输入从一个稳固的 source 必须是同步的和 BCLK MCLKXTAL 这个管脚是这 2048 MHz 主控时钟在- put 这个需要也一个结晶至是 con- nected 在这个管脚和 XTAL2 或者一个 CMOS 逻辑水平的时钟从一个稳固的 source 这个必须是同步的和 BCLK XTAL2 这个管脚是这输出一侧的这振荡器 amplifier MBSFS C 在主控 Mode 这个管脚是这主控 Burst 同步 input 这个将是 clocked 在 4 kHz 至同步 Transmit bursts 从一个 num- ber 的设备在这主控终止 only 这 4 kHz 应当是 nominally 一个正方形的波 sig- nal 如果不使用 leave 这个管脚 open 在从动装置 mode 这个管脚是一个短的框架同步 output 合适的为驱动另一 DASL 在主控模式至提供一个 regenerator (ie 范围-ex- tender) capability BCLK 位时钟逻辑信号这个确定这数据变换比率为 B 频道数据在这 digi- tal 接口一侧的这 device 在主控模式这个管脚是一个输入这个将是任何多样的的 8 kHz 从 256 kHz 至 2048 MHz 但是必须是同步的和 MCLK 在从动装置模式这个管脚是一个输出在 2048 MHz FS 一个在主控模式 only 这个管脚是这 Transmit 框架同步脉冲波 input 需要一个积极的边缘至表明这开始的这起作用的 chan- nel 时间为 transmit B 频道数据在 B x  FS 一个必须是同步的和 BCLK 和 MCLK 在从动装置模式 only 这个管脚是一个 digi- 名字描述 tal 输出脉冲波这个 indicates 这 8-位 pe- riods 的这 B1 频道数据转移在两个都 B x 和 B r  FS b 在主控模式 only 这个管脚是这 Receive 框架同步脉冲波 input 需要一个积极的边缘至表明这开始的这起作用的 chan- nel 时间的这设备为 receive B 频道数据输出从 B r FS b 必须是同步的和 BCLK 和 MCLK 在从动装置模式 only 这个管脚是一个数字的输出脉冲波这个 indi- cates 这 8-位时期的这 B2 频道数据转移在两个都 B x 和 B r  B x 数字的输入为 B1 和 B2 频道数据至是 transmitted 至这 line 必须是 synchro- nous 和 BCLK B r 数字的输出为 B1 和 B2 频道数据 received 从这 line TS r LSD 在主控模式 only 这个管脚是一个打开- 流输出这个是正常情况下高 imped- ance 但是 pulls 低在两个都 B 频道交流- tive receive 时间 slots 在从动装置模式 only 这个管脚是一个输出这个是正常情况下高阻抗和 pulls 低当一个有效的线条信号是 received D x 数字的输入为 D 频道数据至是 trans- mitted 至这 line 必须是同步的和 DCLK D r 数字的输出为 D 频道数据 received 从这 line D r 是一个触发-状态 output DCLKDEN 在主控模式这个管脚是一个输入为这 16 kHz 串行变换时钟为 D 频道数据在 D x 和 D r  这个应当是同步的和 BCLK 它将也是 re-配置通过这控制寄存器至 act 作一个使能在- 放为 clocking 这 D 频道接口 syn- chronized 至 BCLK 在从动装置模式这个是一个 16 kHz 时钟输出为 D 频道 data  结晶 specifications 2048 MHz 并行的 resonant R S s 100 X 和一个 20 pF load 结晶容忍应当是 g 75 ppm 为变旧和 tempera- ture 2

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com