6.42
IDT70914S
高-速 36k (4k x 9) 同步的 双-端口 静态的 内存 military, 工业的 和 商业的 温度 范围
10
这 idt70914 提供 一个 真实 同步的 双-端口 静态的 内存
接口. 注册 输入 提供 非常 短的 设置-向上 和 支撑 时间 在
地址, 数据, 和 所有 核心的 控制 输入. 所有 内部的 寄存器 是 clocked
在 这 rising 边缘 的 这 时钟 信号. 一个 异步的 输出 使能 是
提供 至 使容易 异步的 总线 接合.
这 内部的 写 脉冲波 宽度 是 依赖 在 这 低 至 高
transitions 的 这 时钟 信号 准许 这 shortest 可能 认识到 循环
时间. 时钟 使能 输入 是 提供 至 stall 这 运作 的 这 地址
和 数据 输入 寄存器 没有 introducing 时钟 skew 为 非常 快
interleaved 记忆 产品.
一个 高 在 这
CE
输入 为 一个 时钟 循环 将 电源 向下 这
内部的 电路系统 至 减少 静态的 电源 消耗量.
注释:
1. 'h' = 高 电压 水平的 稳步的 状态, 'h' = 高 电压 水平的 一个 设置-向上 时间 较早的 至 这 low-to-high 时钟 transition, 'l' = 低 电压 水平的 稳步的 状态 'l' = 低
电压 水平的 一个 设置-向上 时间 较早的 至 这 低-至-高 时钟 转变, 'x' = don't care, 'nc' = 非 改变
2.
CLKEN
= v
IL
必须 是 clocked 在 在 电源-向上.
3. 控制 信号 是 initialted 和 terminated 在 这 rising 边缘 的 这 clk, 取决于 在 它们的 输入 水平的. 当 r/
W
和
CE
是 低, 一个 写 循环 是 initiated 在
这 低-至-高 转变 的 这 clk. 末端 的 一个 写 循环 是 完毕 在 这 next 低-至-高 transistion 的 这 clk.
4. 这 寄存器 输出 是 内部的 信号 从 这 寄存器 输入 正在 clocked 在 或者 无能 用
CLKEN
.
模式
输入 寄存器 输入 寄存器 输出
(4)
CLK
(3)
CLKEN
(2)
地址 DATAIN 地址 DATAOUT
加载"1"
↑
LHHHH
加载"0"
↑
LLLLL
支撑 (做 nothing)
↑
HXXNCNC
X H X X NC NC
3490 tbl 10
输入
输出
模式
同步的
(3)
异步的
CLK
CE
r/
W
OE
i/o
0-8
↑
H X X 高-z deselected, 电源-向下
↑
LL X 数据
在
选择 和 写 使能
↑
LH L 数据
输出
ReadSelected 和 数据 output enableRead
↑
X X H High-z OutputsDisabled
3490 tbl 09
: 点此下载
