TS5070_集成电路资料查询网

管脚 连接
电源 供应, 时钟
名字
管脚
类型
TS5070
FN
TS5071
N
Function 描述
V
CC
V
SS
地
S
S
S
27
3
1
19
3
1
积极的 电源
供应
负的
电源 供应
地面
+5V
±
5%
–5V
±
5%
所有 相似物 和 数字的 信号 是 关联 至 这个 管脚.
BCLK I 16 12 位 时钟 位 时钟 输入 使用 至 变换 PCM 数据 在 和 输出 的 这
D
R
和 D
X
管脚. BCLK 将 相异 从 64 kHz 至 4.096
MHz 在 8 kHz increments, 和 必须 是 同步的 和
MCLK (ts5071 仅有的).
MCLK I 17 12 主控 时钟 主控 时钟 输入 使用 用 这 切换 电容 过滤
和 这 encoder 和 解码器 sequencing 逻辑. 必须 是
512 khz, 1. 536/1. 544 mhz,
2.048 MHz 或者 4.096 MHz 和 同步的 和 bclk.
BCLK 和 MCLK 是 连线的 一起 在 这 ts5071.
PLCC28
TS5070FN
DIP20
TS5071N
TS5070 - TS5071
4/32

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

管脚连接电源供应, 时钟名字管脚类型 TS5070 FN TS5071 N Function 描述 V CC V SS 地 S S S 27 3 1 19 3 1 积极的电源供应负的电源供应地面 +5V ± 5% –5V ± 5% 所有相似物和数字的信号是关联至这个管脚. BCLK I 16 12 位时钟位时钟输入使用至变换 PCM 数据在和输出的这 D R 和 D X 管脚. BCLK 将相异从 64 kHz 至 4.096 MHz 在 8 kHz increments, 和必须是同步的和 MCLK (ts5071 仅有的). MCLK I 17 12 主控时钟主控时钟输入使用用这切换电容过滤和这 encoder 和解码器 sequencing 逻辑. 必须是 512 khz, 1. 536/1. 544 mhz, 2.048 MHz 或者 4.096 MHz 和同步的和 bclk. BCLK 和 MCLK 是连线的一起在这 ts5071. PLCC28 TS5070FN DIP20 TS5071N TS5070 - TS5071 4/32

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com