rev 0.5 / oct. 2004 4
hy27ua(08/16)1g1m 序列
hy27sa(08/16)1g1m 序列
1gbit (128mx8bit / 64mx16bit) 与非 flash
i/o
8-15
数据 输入/输出 为 x16 设备
i/o
0-7
数据 输入/输出, 地址 输入, 或者 com-
mand 输入 为 x8 和 x16 设备
ALE
地址 获得 使能
CLE
command 获得 使能
CE
碎片 使能
RE
读 使能
RB
读/busy (打开-流 输出)
我们
写 使能
WP
写 保护
VCC
供应 电压
VSS
地面
NC
不 连接 内部
DU
做 不 使用
表格 1: 信号 名字
图示 1: 逻辑 图解
图示 2. 逻辑 块 图解
与非
Flash
Vcc
Vss
ALE
CLE
CE
RE
我们
WP
i/o8-i/o15, x16
i/o0-i/o7, x8/x16
RB
i/o 缓存区 &放大;
Latches
页 缓存区
cache 寄存器
y 解码器
与非 flash
记忆 排列
地址
寄存器/计数器
Command
接口
逻辑
command 寄存器
p/e/r
控制,
高 电压
发生器
x 解码器
ALE
CLE
我们
CE
WP
RE
i/o0-i/o7, x8/x16
i/o8-i/o15, x16
RB
: 点此下载
