2001 Sep 06 7
飞利浦 半导体 产品 规格
全部地 整体的 dect transceiver UAA3545
函数的 描述
transmit chain
VCO
和 预分频器
这 全部地 整体的 vco 运作 在 一个 多样的 的 这
dect 频率. 它 是 有提供的 用 一个 在-碎片 电压
调整器 至 降低 频率 干扰 预定的 至
供应 电压 变化. 这 vco 信号 是 喂养 在 一个
预分频器. 一个 大 区别 在 transmitted 和
vco 发生率 减少 传输者-振荡器 连接
问题.
这 输出 的 这 预分频器 驱动 这 synthesizer 主要的
分隔物. 这 分隔物 输出 能 也 是 切换 至 也
这 tx 前置放大器 或者 这 rx LO 输出 缓存区. 这 高
分开 得到 从 这 预分频器 确保 非常 小
频率 改变 当 turning-在 这 TX 前置放大器 或者
这 rx 部分. 在 tx 模式, 这 振荡器 能 是
modulated 直接地 和 gfsk-filtered 数据 在 管脚 V
MOD
.
TX
前置放大器
这 tx 前置放大器 amplifies 这 rf 信号 至 一个 水平的 的
3 dbm (典型) 这个 是 合适的 为 使用 和 飞利浦
半导体 dect 电源 放大器.
Synthesizer
M
AIN 分隔物
这 主要的 分隔物 是 clocked 用 这 rf 信号 从 这
预分频器 在 发生率 从 1880 至 1930 mhz. 任何
主要的 分隔物 比率 从 2176 至 2303 inclusive 能 是
编写程序.
R
EFERENCE 分隔物
这 涉及 分隔物 是 clocked 用 这 信号 在 管脚 xtal.
这 电路 运作 和 水平 从 1.2 至 1.8 V (p-p) 在 一个
频率 的 3.456 mhz. 用 程序编制 这 ‘REFD’ 位
的 这 串行 输入 寄存器 (看 表格 1) 这 涉及
频率 能 是 设置 为 6.912, 10.368 或者 13.864 mhz.
P
HASE 比较器
这 阶段 比较器 是 驱动 用 这 输出 的 这 主要的
和 涉及 dividers. 它 生产 电流 脉冲 在
管脚 cp/vco
tune
, 这 脉冲波 持续时间 正在 这 区别 在
arrival 时间 的 电流 脉冲波 edges 从 这 二 dividers.
如果 这 主要的 分隔物 边缘 arrives 第一, 管脚 CP sinks 电流.
如果 这 涉及 分隔物 边缘 arrives 第一, 管脚 cp 来源
电流. 这 直流 值 的 这 承担-打气 电流 是
定义 用 一个 内部的 电阻. 额外的 电路系统 是
包含 至 确保 这 增益 的 这 阶段 探测器 仍然是
直线的 甚至 为 小 阶段 errors.
串行 程序编制 总线
一个 简单的 3-线条 unidirectional 串行 总线 是 使用 至
程序 这 电路. 这 三 线条 是 数据 (s_数据),
串行 时钟 (s_clk) 和 串行 总线 使能 (s_en). 数据
sent 至 这 设备 是 承载 在 bursts framed 用 s_en.
程序编制 时钟 edges 和 它们的 适合的 数据 位
是 ignored 直到 s_en 变得 起作用的 (低). 这
编写程序 信息 是 读 直接地 用 这 主要的
分隔物 当 s_en returns 至 高. s_数据 和 s_en
改变 值 在 这 下落 边缘 的 s_clk.
在 synthesizer 运作, s_en 应当 是 使保持
高. 仅有的 这 last 24 位 clocked 在 这 设备 是
retained 在里面 这 串行 寄存器. 额外的 leading 位
是 ignored 和 非 审查 是 制造 在 这 号码 的 时钟
脉冲. 这 数据 format 是 显示 在 表格 1. 这 第一 位
entered 是 b23, 这 last 位 是 b0. 为 这 主要的 分隔物 比率,
这 第一 位 (b5) 是 这 大多数 重大的 位 (msb).
这 串行 总线 使能 (s_en) 必须 是 低 至 俘获
新 程序编制 数据 和 必须 是 高 至 转变 在 这
synthesizer.
: 点此下载
