slus486b −8月 2001 − 修订 july 2003
5
www.德州仪器.com
终端 功能
终端
i/o
描述
名字 非.
i/o
描述
AGND 6 −
相似物 地面 为 所有 内部的 逻辑 电路系统. agnd 和 pgnd 应当 是 系 至 这 pcb 地面 平面
和 vias.
G1 13 O 高-一侧 门 驱动器 输出 那 swings 在 sw 和 vhi.
G2 9 O 低-一侧 门 驱动器 输出 那 swings 在 pgnd 和 pvlo.
G2S 10 I
使用 用 这 predictive deadtime 控制 为 感觉到 这 sr 场效应晶体管 门 电压 至 设置 这
适合的 deadtime.
在 7 I
数字的 输入 command 管脚. 一个 逻辑 高 forces 在 这 主要的 转变 和 forces 止 这 同步的
整流器.
PGND 8 − 地面 返回 为 这 g2 驱动器. 连接 pgnd 至 pcb 地面 平面 和 一些 vias.
PVLO 5 I pvlo 供应 这 g2 驱动器. 连接 pvlo 至 vlo 和 绕过 在 这 pcb.
SW 12 − g1 驱动器 返回 连接.
SWS 11 I
使用 用 这 predictive 控制 至 sense sr 身体-二极管 传导. 连接 至 sr 场效应晶体管 流
关闭 至 这 场效应晶体管 包装.
VDD 3 I
输入 至 这 内部的 vlo 调整器. 名义上的 vdd 范围 是 从 8.5 v 至 20 v. 绕过 和 在 least
0.1
µ
f 的 电容.
VHI 14 I
floating g1 驱动器 供应 管脚. vhi 是 喂养 用 一个 外部 肖特基 二极管 在 这 sr 场效应晶体管 在-时间.
绕过 vhi 至 sw 和 一个 外部 电容.
VLO 4 O
输出的 这 vlo 调整器 和 供应 输入 为 这 逻辑 和 控制 电路系统. 连接 vlo 至 pvlo 和
绕过 在 这 pcb.
simplified 块 图解
UDG−01030
n/c
n/c
VDD
VLO
PVLO
1
2
3
4
5
VLO
调整器
+
3.82 v/ 3.7 v
UVLO
PREDICTIVE
延迟
控制
14
13
12
11
10
9
VHI
G1
SWS
SW
G2S
G2
AGND
在
6
7
PVLO
PVLO
8 PGND
VLO
UCC27221
UCC27222
: 点此下载
