UTRON
UT621024
rev. 1.5
128k x 8 位 低 电源 cmos sram
_________________________________________________________________________________________________
utron 技术 公司 p80036
1f, 非. 11, r&放大;d rd. ii, science-based industrial 园区, hsinchu, 台湾, r. o. c.
电话: 886-3-5777882 传真: 886-3-5777919
5
写 循环 1
(
我们
控制)
(1,2,3,5)
地址
D
输出
高-z
1CE
我们
数据 有效的
D
在
CE2
t
CW2
t
CW1
t
AW
t
WC
t
WHZ
t
WP
t
作
t
OW
t
DW
t
DH
t
WR
(4)
(4)
写 循环 2
(
1
CE
和 ce2 控制)
(1,2,5)
地址
D
输出
高-z
1CE
我们
(4)
数据 有效的
D
在
CE2
t
WC
t
作
t
CW1
t
AW
t
CW2
t
WR
t
WP
t
WHZ
t
DW
t
DH
注释 :
1.
我们
或者
1
CE
必须 是 高 或者 ce2 必须 是 低 在 所有 地址 transitions.
2. 一个 写 occurs 在 这 overlap 的 一个 低
1
CE
, 一个 高 ce2 和 一个 低
我们
.
3. 在 一个
我们
控制 和 写 循环 和
OE
低, t
WP
必须 是 更好 比 t
WHZ
+t
DW
至 准许 这 i/o 驱动器
至 转变 止 和 数据 至 是 放置 在 这 总线.
4. 在 这个 时期, i/o 管脚 是 在 这输出 状态, 和 输入 singals 必须 不 是 应用.
5. 如果 这
1
CE
低 转变 occurs 同时发生地 和 或者 之后
我们
低 转变, 这 输出 仍然是 在 一个 高
阻抗 状态.
6. t
OW
和 t
WHZ
是 指定 和 c
L
=5pf. 转变 是 量过的
±
500mv 从 稳步的 状态.