®
ADS7809
4
管脚 # 名字 描述
管脚 assignments
1R1
在
相似物 输入. 看 表格 i 和 图示 4 为 输入 范围 连接.
2 AGND1 相似物 地面. 使用 内部 作 地面 涉及 要点. minimal 电流 流动.
3R2
在
相似物 输入. 看 表格 i 和 图示 4 为 输入 范围 连接.
4R3
在
相似物 输入. 看 表格 i 和 图示 4 为 输入 范围 连接.
5 CAP 涉及 缓存区 电容. 2.2
µ
f tantalum 至 地面.
6 REF 涉及 输入/输出. 输出 内部的 2.5v 涉及. 能 也 是 驱动 用 外部 系统 涉及. 在 两个都 cases,
绕过 至 地面 和 一个 2.2
µ
f tantalum 电容.
7 AGND2 相似物 地面.
8 sb/btc 选择 笔直地 二进制的 或者 二进制的 二’s complement 数据 输出 format. 如果 高, 数据 将 是 输出 在 一个 笔直地 二进制的 format. 如果
低, 数据 将 是 输出 在 一个 二进制的 二’s complement format.
9 ext/int 选择 外部 或者 内部的 时钟 为 transmitting 数据. 如果 高, 数据 将 是 输出 同步 至 这 时钟 输入 在 dataclk. 如果
低, 一个 转变 command 将 initiate 这 传递 的 这 数据 从 这 previous 转换, along 和 16 时钟 脉冲 输出
在 dataclk.
10 DGND 数字的 地面.
11 同步 synch 输出. 如果 ext/int 是 高, 也 一个 rising 边缘 在 r/c 和 cs 低 或者 一个 下落 边缘 在 cs 和 r/c 高 将 输出 一个
脉冲波 在 同步 同步 至 这 外部 dataclk.
12 DATACLK 也 一个 输入 或者 一个 输出 取决于 在 这 ext/int 水平的. 输出 数据 将 是 同步 至 这个 时钟. 如果 ext/int 是 low,
dataclk 将 transmit 16 脉冲 之后 各自 转换, 和 然后 仍然是 低 在 conversions.
13 数据 串行 数据 输出. 数据 将 是 同步 至 dataclk, 和 这 format 决定 用 这 水平的 的 sb/btc. 在 这 外部 时钟
模式, 之后 16 位 的 数据, 这 ads7809 将 输出 这 水平的 输入 在 tag 作 长 作 cs 是 低 和 r/c 是 高 (看 图示 3.) 如果
ext/int 是 低, 数据 将 是 有效的 在 两个都 这 rising 和 下落 edges 的 dataclk, 和 在 conversions 数据 将 停留 在 这
水平的 的 这 tag 输入 当 这 转换 是 started.
14 TAG tag 输入 为 使用 在 外部 时钟 模式. 如果 ext/int 是 高, 数字的 数据 输入 在 tag 将 是 输出 在 数据 和 一个 延迟 的 16
dataclk 脉冲 作 长 作 cs 是 低 和 r/c 是 高. 看 图示 3.
15 r/c 读/转变 输入. 和 cs 低, 一个 下落 边缘 在 r/c puts 这 内部的 sample/hold 在 这 支撑 状态 和 开始 一个 conversion.
当 ext/int 是 低, 这个 也 initiates 这 传递 的 这 数据 结果 从 这 previous 转换. 如果 ext/int 是 high,一个
rising 边缘 在 r/c 和 cs 低, 或者 一个 下落 边缘 在 cs 和 r/c 高, transmits 一个 脉冲波 在 同步 和 initiates 这 传递 的
数据 从 这 previous 转换.
16 CS 碎片 选择. 内部 或者’ed 和 r/c.
17 BUSY busy 输出. falls 当 一个 转换 是 started, 和 仍然是 低 直到 这 转换 是 完成 和 这 数据 是 latched 在 这
输出 变换 寄存器. cs 或者 r/c 必须 是 高 当 busy rises, 或者 另一 转换 将 开始 没有 时间 为 信号 acquisition.
18 PWRD 电源 向下 输入. 如果 高, conversions 是 inhibited 和 电源 消耗量 是 significantly 减少. 结果 从 这 previous
转换 是 maintained 在 这 输出 变换 寄存器.
19 V
ANA
相似物 供应 输入. nominally +5v. 连接 直接地 至 管脚 20, 和 分离 至 地面 和 0.1
µ
f 陶瓷的 和 10
µ
f tantalum
电容.
20 V
DIG
数字的 供应 输入. nominally +5v. 连接 直接地 至 管脚 19. 必须 是
≤
V
ANA
.
管脚 配置
V
DIG
V
ANA
PWRD
BUSY
CS
r/c
TAG
数据
DATACLK
同步
R1
在
AGND1
R2
在
R3
在
CAP
REF
AGND2
sb/btc
ext/int
DGND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
ADS7809
相似物 连接 r1
在
连接 r2
在
输入 通过 200
Ω
通过 100
Ω
连接 r3
在
范围 至 至 至 阻抗
±
10V V
在
AGND CAP 22.9k
Ω
±
5V AGND V
在
CAP 13.3k
Ω
±
3.33v V
在
V
在
CAP 10.7k
Ω
0v 至 10v AGND V
在
AGND 13.3k
Ω
0v 至 5v AGND AGND V
在
10.0k
Ω
0v 至 4v V
在
AGND V
在
10.7k
Ω
表格 i. 输入 范围 连接. 看 图示 4 为
完全 信息.
: 点此下载
