®
ADS7809
6
相似物 输入
明确的 函数 CS r/c BUSY ext/int DATACLK PWRD sb/btc 运作
initiate 转换 和 1>0 0 1 0 输出 0 x initiates 转换 “n”. 数据 从 转换 “n–1”
输出 数据 使用 clocked 输出 在 数据 同步 至 16 时钟
内部的 时钟 脉冲 输出 在 dataclk.
0 1>0 1 0 输出 0 x initiates 转换 “n”. 数据 从 转换 “n–1”
clocked 输出 在 数据 同步 至 16 时钟
脉冲 输出 在 dataclk.
1>0 0 1 1 输入 0 x initiates 转换 “n”.
0 1>0 1 1 输入 0 x initiates 转换 “n”.
1>0 1 1 1 输入 x x 输出 一个 脉冲波 在 同步 followed 用 数据 从
转换 “n” clocked 输出 同步 至 外部
dataclk.
1>0 1 0 1 输入 0 x 输出 一个 脉冲波 在 同步 followed 用 数据 从
转换 “n–1” clocked 输出 同步 至
外部 dataclk.
(1)
转换 “n” 在 处理.
0 0>1 0 1 输入 0 x 输出 一个 脉冲波 在 同步 followed 用 数据 从
转换 “n–1” clocked 输出 同步 至
外部 dataclk .
(1)
转换 “n” 在 处理.
0 0 0>1 x x 0 x cs 或者 r/c 必须 是 高 或者 一个 新 转换 将
是 initiated 没有 时间 为 acquisition.
x x x x x 0 x 相似物 电路系统 powered. 转换 能 proceed.
x x x x x 1 x 相似物 电路系统 无能. 数据 从 previous
转换 maintained 在 输出 寄存器.
x x x x x x 0 串行 数据 是 输出 在 二进制的 二’s complement
format.
x x x x x x 1 串行 数据 是 输出 在 笔直地 二进制的 format.
便条: (1) 看 图示 3b 为 constraints 在 previous 数据 有效的 在 转换.
initiate 转换 和
输出 数据 使用 外部
时钟
电源 向下
selecting 输出 format
incorrect conversions
表格 iii. 控制 真实 表格.
二进制的 二’s complement 笔直地 二进制的
(sb/btc 低) (sb/btc 高)
数字的 输出
表格 iv. 输出 代号 和 完美的 输入 电压.
十六进制 十六进制
描述 二进制的 代号 代号 二进制的 代号 代号
全部-规模 范围
±
10
±
5
±
3.33v 0v 至 10v 0v 至 5v 0v 至 4v
least 重大的 位 (lsb)
305
µ
V 153
µ
V 102
µ
V 153
µ
V76
µ
V61
µ
V
+full 规模 (fs – 1lsb)
9.999695v 4.999847v 3.333231v 9.999847v 4.999924v 3.999939v 0111 1111 1111 1111 7FFF 1111 1111 1111 1111 FFFF
Midscale 0V 0V 0V 5V 2.5v 2V 0000 0000 0000 0000 0000 1000 0000 0000 0000 8000
一个 lsb 在下 midscale
–305
µ
V –153
µ
V –102
µ
V 4.999847v 2.499924v 1.999939v 1111 1111 1111 1111 FFFF 0111 1111 1111 1111 7FFF
–full 规模 –10V –5V –3.333333v 0V 0V 0V 1000 0000 0000 0000 8000 0000 0000 0000 0000 0000
: 点此下载
