W255
文档 #: 38-07255 rev. *c 页 2 的 10
管脚 summary
管脚 名字 管脚 管脚 描述
sel_ddr 48
输入 至 配置 为 ddr-仅有的 模式 或者 标准 sdram
模式
.
1 = ddr-仅有的 模式.
0 = 标准 sdram 模式.
当 sel_ddr 是 牵引的 高 或者 配置 为 ddr-仅有的 模式, 管脚
4, 5, 6, 7, 10, 11,15, 16, 19, 20, 21, 22, 27, 28, 29, 30, 33, 34, 38, 39,
42, 43, 44 和 45 将 是 配置 作 ddr 输出.
连接 vdd3.3_2.5 至 一个 2.5v 电源 供应 在 ddr-仅有的 模式.
当 sel_ddr 是 牵引的 低 或者 配置 为 标准 sdram
输出, 管脚 4, 5, 6, 7, 10, 11, 15, 16, 19 和 20, 21, 22 将 是 配置
作 标准 sdram 输出.管脚 27, 28, 29, 30, 33, 34, 38, 39, 42,
43, 44 和 45 将 是 配置 作 ddr 输出.
连接 vdd3.3_2.5 至 一个 3.3v 电源 供应 在 标准 sdram
模式.
SCLK 25
smbus 时钟 输入
SDATA 24
smbus 数据 输入
buf_在 13
涉及 输入 从 chipset
. 2.5v 输入 为 ddr-仅有的 模式; 3.3v
输入 为 标准 sdram 模式.
FBOUT 1
反馈 时钟 为 chipset
. 输出 电压 取决于 在 vdd3.3_2.5v.
pwr_dwn# 36
起作用的 低 输入 至 使能 电源-向下 模式
; 所有 输出 将 是
牵引的 低.
ddr[6:11]t 28, 30, 34, 39, 43, 45
时钟 输出
. 这些 输出 提供 copies 的 buf_在.
ddr[6:11]c 27, 29, 33, 38, 42, 44
时钟 输出
. 这些 输出 提供 complementary copies 的
buf_在.
ddr[0:5]t_sdram
[10,0,2,4,6,8]
4, 6, 10, 15, 19, 21
时钟 输出
. 这些 输出 提供 copies 的 buf_在. 电压 摆动
取决于 在 vdd3.3_2.5 电源 供应.
ddr[0:5]c_sdram
[11,1,3,5,7,9]
5, 7, 11, 16, 20, 22
时钟 输出
. 这些 输出 提供 complementary copies 的
buf_在 当 sel_ddr 是 起作用的. 这些 输出 提供 copies 的
buf_在 当 sel_ddr 是 inactive. 电压 摆动 取决于 在
vdd3.3_2.5 电源 供应.
vdd3.3_2.5 2, 8, 12, 17, 23
连接 至 2.5v 电源 供应
当 w255 是 配置 为
ddr-仅有的 模式. 连接 至 3.3v 电源 供应, 当 w255 是
配置 为 标准 sdram 模式.
vdd2.5 32, 37, 41, 47
2.5v 电压 供应
地 3, 9, 14, 18, 26, 31, 35, 40, 46
地面
: 点此下载
