W981616AH
发行 释放 日期: 二月 2000
-5-修订 a2
burst 读 command
这 burst 读 command 是 initiated 用 应用 逻辑 低 level 至
CS
和
CAS
当 支持
RAS
和
我们
高 在 这 rising 边缘 的 这 时钟. 这 地址 输入 决定 这 开始 column
地址 为 这 burst. 这 模式 寄存器 sets类型 的 burst (sequential 或者 interleave) 和 这 burst
长度 (1, 2, 4, 8, 全部 page) 在 这 模式 寄存器 设置 向上 cycle. 表格 2 和 3 在 这 next 页
explain 这 地址 sequence 的 interleave 模式 和 sequence 模式.
burst 写 command
这 burst write command 是 initiated 用 应用 逻辑 低 水平的 至
CS
,
CAS
和
我们
当 支持
RAS
高 在 这 rising 边缘 的 这 时钟. 这 地址 输入 决定 这 开始 column 地址.
数据 为 这 第一 burst 写 循环 必须 是 应用 在 这 dq 管脚 在 这 一样 时钟 循环 那 这
写 command 是 issued. 这 remaining 数据 输入 必须 是 有提供的 在 各自 subsequent rising
时钟 边缘 直到 这 burst 长度 是 完成. data 有提供的 至 这 dq 管脚 之后 burst finishes 将 是
ignored.
读 interrupted 用 一个 读
一个 burst 读 将 是 interrupted 用 另一 读 command. 当 这 previous burst 是 interrupted,
这 remaining 地址 是 overridden 用 这 新 读 地址 with 这 全部 burst 长度. 这 数据
从 这 第一 读 command 持续 至 呈现 在 这 输出 直到 这 cas latency 从 这
interrupting 读 command 这 是 satisfied.
读 interrupted 用 一个 写
至 中断 一个 burst 读 和 一个 写 command, dqm 将是 需要 至 放置 这 dqs (输出
驱动器) 在 一个 高 阻抗 状态 至 避免 数据 contention 在 这 dq 总线. 如果 一个 读 command 将
公布 数据 在 这 第一 和 第二 clocks 循环 的 这 写 运作, dqm 是 需要 至 insure 这
dqs 是 触发-陈述. after 那 要点 这 写 command 将 有 控制 的 这 dq 总线 和 dqm
masking 是 非 变长 需要.
写 interrupted 用 一个 写
一个 burst 写 将 是 interrupted 在之前 completion 的 这 burst 用 另一 写 command. 当
这 previous burst 是 interrupted, 这 remaining 地址 是 overridden 用 这 新 地址 和
数据 将 是 写 在 这 设备 直到 这 编写程序 burst 长度 是 satisfied.
写 interrupted 用 一个 读
一个 读 command 将 中断 一个 burst 写 运作 在 这 一样 时钟 cycle 那 这 读
command 是 使活动. 这 dqs 必须 是 在 这 高 阻抗 状态 在 least 一个 循环 在之前 这
新 读 数据 呈现 在 这 输出 至 避免 数据 contention. 当 这 读 command 是
使活动, 任何 residual 数据 从 这 burst 写 循环将 是 ignored.
burst 停止 command
一个 burst 停止 command 将 是 使用 至 terminate 这 存在 burst 运作 但是 leave 这 bank
打开 为 future 读 或者 写 commands 至 这 一样 页 的 这 起作用的 bank, 如果 这 burst 长度 是
全部 页. 使用 的 这 burst 停止 command 在 其它 burst 长度 行动 是 illegal. 这 burst
: 点此下载
