ds1746/ds1746p
2 的 18
管脚 描述
A0–A16 – 地址 输入
CE – 碎片 使能
OE – 输出 使能
我们 – 写 使能
V
CC
– 电源 供应 输入
地 – 地面
DQ0–DQ7 – 数据 输入/输出
NC – 非 连接
RST – power–on 重置 输出 (power–
cap 单元 板 仅有的)
x1, x2 – 结晶 连接
V
BAT
– 电池 连接
订货 信息
DS1746P (5v)
blank 32-管脚 插件 单元
P 34-管脚 powercap 单元 board*
DS1746WP (3.3v)
blank 32-管脚 插件 单元
p 34-管脚 powercap 单元 board*
*ds9034pcx (powercap) 必需的:
(必须 是 ordered separately)
描述
这 ds1746 是 一个 全部 函数, 年 2000 一致的 (y2kc), real-时间 时钟/calendar (rtc) 和 128k x
8 非-易变的 静态的 内存. 用户 进入 至 所有 寄存器 在里面 这 ds1746 是 accomplished 和 一个
bytewide 接口 作 显示 在 图示 1. 这 real 时间 时钟 (rtc) 信息 和 控制 位 reside
在 这 第八 uppermost 内存 locations. 这 rtc 寄存器 包含 century, 年, month, date, day, hours,
分钟, 和 秒 数据 在 24-小时 bcd format. 纠正 为 这 日期 的 各自 month 和 leap 年
是 制造 automatically. 这 rtc 时钟 寄存器 是 翻倍 缓冲 至 避免 进入 的 incorrect 数据
那 能 出现 在 时钟 更新 循环. 这 翻倍 缓冲 系统 也 阻止 时间 丧失 作 这
timekeeping countdown 持续 unabated 用 进入 至 时间 寄存器 数据. 这 ds1746 也 包含 它的
自己的 电源-失败 电路系统 这个 deselects 这 设备 当 这 v
CC
供应 是 在 一个 输出 的 容忍
情况. 这个 特性 阻止 丧失 的 数据 从 unpredictable 系统 运作 brought 在 用 低 v
CC
作 errant 进入 和 更新 循环 是 避免.
: 点此下载
