ds1746/ds1746p
5 的 18
ds1746 寄存器 编排
表格 2
数据
地址
B
7
B
6
B
5
B
4
B
3
B
2
B
1
B
0
函数/范围
1FFFF 10 年 年 年 00-99
1FFFE x x x 10 mo MONTH MONTH 01-12
1FFFD x x 10 日期 日期 日期 01-31
1FFFC bf ft x x x 日 日 01-07
1FFFB x x 10 小时 小时 小时 00-23
1FFFA X 10 分钟 分钟 分钟 00-59
1FFF9
OSC
10 秒 秒 秒 00-59
1FFF8 w r 10 century CENTURY CENTURY 00-39
OSC = 停止 位 r = 读 位 ft = 频率 测试
w = 写 位 x = 看 便条 在下 bf = 电池 标记
便条:
所有 表明 “x” 位 是 不 专心致志的 至 任何 particular 函数 和 能 是 使用 作 正常的 内存 位.
retrieving 数据 从 内存 或者 时钟
这 ds1746 是 在 这 读 模式 whenever OE (输出 使能) 是 低, 我们 (写 使能) 是 高, 和 CE
(碎片 使能) 是 低. 这 设备 architecture 准许 波纹-通过 进入 至 任何 的 这 地址 locations
在 这 nv sram. 有效的 数据 将 是 有 在 这 dq 管脚 在里面 t
AA
之后 这 last 地址 输入 是
稳固的, 供应 那 这
CE 和 OE 进入 时间 和 states 是 satisfied. 如果 CE 或者 OE 进入 时间
和 states 是 不 符合, 有效的 数据 将 是 有 在 这 latter 的 碎片 使能 进入 (t
cea)
或者 在 输出
使能 进入 时间 (t
oea)
. 这 状态 的 这 数据 输入/输出 管脚 (dq) 是 控制 用 CE 和 OE . 如果 这
输出 是 使活动 在之前 t
AA
, 这 数据 线条 是 驱动 至 一个 intermediate 状态 直到 t
AA
. 如果 这 地址
输入 是 changed 当
CE 和 OE 仍然是 有效的, 输出 数据 将 仍然是 有效的 为 输出 数据 支撑
时间 (t
OH
) 但是 将 然后 go indeterminate 直到 这 next 地址 进入.
writing 数据 至 内存 或者 时钟
这 ds1746 是 在 这 写 模式 whenever 我们 , 和 CE 是 在 它们的 起作用的 状态. 这 开始 的 一个 写 是
关联 至 这 latter occurring 转变 的
我们 , 或者 CE . 这 地址 必须 是 使保持 有效的 全部地
这 循环.
CE 或者 我们 必须 返回 inactive 为 一个 最小 的 t
WR
较早的 至 这 initiation 的 另一 读 或者
写 循环. 数据 在 必须 是 有效的 t
DS
较早的 至 这 终止 的 写 和 仍然是 有效的 为 t
DS
afterward. 在 一个
典型 应用, 这
OE 信号 将 是 高 在 一个 写 循环. 不管怎样, OE 能 是 起作用的
提供 那 小心 是 带去 和 这 数据 总线 至 避免 总线 contention. 如果
OE 是 低 较早的 至
我们 transitioning 低 这 数据 总线 能 变为 起作用的 和 读 数据 定义 用 这 地址 输入. 一个 低
转变 在
我们 将 然后 使不能运转 这 输出 t
WEZ
之后 我们 变得 起作用的.
: 点此下载
