max1740/max1741
sim/smart card 水平的 翻译
在 µmax
_______________________________________________________________________________________ 7
名字
2 2 DV
CC
3 3 CIN
4 4 RIN
— 5 DDRV
8 8 CLK
7 7 RST
6 6 地
5 —
SHDN
10 10 IO
9 9 V
CC
管脚 描述
card-一侧 双向的 输入/输出. 一个 打开-流 输出 和 一个 10k
Ω
拉-向上 电阻 至
V
CC
. 为 双向的 数据 转移, 连接 至 一个 打开-流 card 输出 有能力 的 下沉-
ing 1ma 当 拉 io 低. actively 牵引的 低 在 关闭.
供应 电压 为 card-一侧 数字的 管脚. 设置 在 +2.25v 至 +5.5v. 恰当的 供应 bypass-
ing 是 必需的 至 满足 ±10kv 静电释放 规格.
时钟 输出 至 card. actively 牵引的 低 在 关闭.
重置 输出 至 card. actively 牵引的 低 在 关闭.
系统 控制 和 card 地面
关闭 模式 输入. 驱动
SHDN
低 减少 这 总的 供应 电流 至 较少 比
2µa. 在 关闭 模式, rst, clk, 和 io 是 actively 牵引的 低 和 这 转移 门
在 数据 和 io 是 无能. 当 不 使用, 连接
SHDN
至 dv
CC
.
optional 系统 控制 数据 输入. 连接 至 控制者 没有 一个 打开-流 输出-
放. 当 不 使用, 连接 ddrv 至 dv
CC
.
系统 控制 重置 输入
系统 控制 时钟 输入
供应 电压 为 系统 控制 数字的 管脚. 设置 在 +1.425v 至 +5.5v.
函数
1 数据1
系统 控制 数据 输入/输出. 一个 打开-流 输入/输出 和 一个 20k
Ω
拉-向上
电阻 至 dv
CC
. 为 双向的 数据 转移, 连接 至 一个 打开-流 控制 输出
有能力 的 sinking 1ma 当 拉 数据 低. 如果 这 控制 是 不 打开 流, 使用
ddrv 至 send 数据 和 数据 至 receive 数据.
MAX1740 MAX1741
管脚
详细地 描述
这 max1740/max1741 提供 这 需要 水平的
转变 为 接合 和 subscriber identity mod-
ules (sims) 和 smart cards 在 multivoltage 系统.
这些 设备 运作 和 逻辑 供应 电压
在 +1.425v 和 +5.5v 在 这 控制 一侧
(dv
CC
) 和 在 +2.25v 和 +5.5v 在 这 card 一侧
(v
CC
). 这 总的 供应 电流 (i
DV
CC
+ i
V
CC
) 是 2.5µa
(最大值) 当 运行 在 一个 空闲 状态 (看
电的
特性
). 图示 2 显示 一个 典型 应用 cir-
cuit 和 函数的 图解.
水平的 转变
这 max1740/max1741 提供 水平的 翻译 为 一个
时钟 输入, 一个 重置 输入, 和 一个 双向的 数据
输入/输出. 这 时钟 和 重置 输入 (cin 和 rin)
是 水平的 shifted 从 这 控制-一侧 供应 围栏
(dv
CC
至 地) 至 这 card-一侧 供应 围栏 (v
CC
至
地). 当 连接 至 一个 打开-流 控制 输出-
放, 数据 和 io 提供 双向的 水平的 转变.
地
IO
CLK
RST
V
CC
DV
CC
+1.8v
+3.0v 或者
+5.0v
30pF
30pF
30pF 30pF
MAX1740
MAX1741
SHDN*
RIN
CIN
DDRV*
数据
shdn 为 max1740 仅有的
ddrv 为 max1741 仅有的
*
便条: 所有 capacitances 包含 电容的 负载 的
测试 探查 和 板 布局.
图示 1. max1740/max1741 测试 电路
: 点此下载
