xc3000, xc3000a, xc3000l, xc3100, xc3100a 逻辑 cell 排列 families
2-108
(iob) 管脚 ft 能 控制 输出 activity. 一个 打开-流
输出 将 是 得到 用 使用 这 一样 信号 为
驱动 这 输出 和 3-状态 信号 nets 所以 那 这 缓存区
输出 是 使能 仅有的 为 一个 低.
配置 程序 位 为 各自 iob 控制 特性
此类 作 optional 输出 寄存器, 逻辑 信号 倒置, 和
3-状态 和 回转-比率 控制 的 这 输出.
这 程序-控制 记忆 cells 的 图示 3 控制
这 下列的 选项.
•
逻辑
倒置 的 这 输出
是 控制 用 一个
配置 程序 位 每 iob.
•
逻辑
3-状态 控制
的 各自 iob 输出 缓存区 是
决定 用 这 states 的 配置 程序 位
这个 转变 这 缓存区 在, 或者 止, 或者 选择 这 输出 缓存区
3-状态 控制 interconnection (iob 管脚 t). 当 这个
iob 输出 控制 信号 是 高, 一个 逻辑 一个, 这 缓存区
是
无能
和 这 包装 管脚 是 高 阻抗.
当 这个 iob 输出 控制 信号 是 低, 一个 逻辑 零,
这 缓存区 是
使能
和 这 包装 管脚 是 起作用的.
倒置 的 这 缓存区 3-状态 控制-
逻辑 sense (输出
使能) 是 控制 用 一个 additiona
l 配置
程序 位.
•
直接 或者 注册 输出
是 可选择的 为 各自 iob.
这 寄存器 使用 一个 积极的-边缘, clocked flip-flop. 这
时钟 源 将 是 有提供的 (iob 管脚 ok) 用 也 的
二 metal 线条 有 along 各自 消逝 边缘. 各自 的
这些 线条 是 驱动 用 一个 invertible 缓存区.
•
增加
输出 转变 速
能 是 选择 至
改进 核心的 定时. slower transitions 减少
电容的-加载 顶峰 电流 的 非-核心的 输出 和
降低 系统 噪音.
•
一个 内部的 高-阻抗
拉-向上 电阻
(起作用的 用
default) 阻止 unconnected 输入 从 floating.
summary 的 i/o 选项
•
输入
– 直接
– flip-flop/获得
– cmos/ttl 门槛 (碎片 输入)
– 拉-向上 电阻/打开 电路
•
输出
– 直接/注册
– inverted/不
– 3-状态/在/止
– 全部 速/回转 限制
– 3-状态/输出 使能 (inverse)
这 输入-缓存区 portion 的 各自 iob 提供 门槛
发现 至 translate 外部 信号 应用 至 这
包装 管脚 至 内部的 逻辑 水平. 这 global 输入-缓存区
门槛 的 这 iobs 能 是 编写程序 至 是
兼容 和 也 ttl 或者 cmos 水平. 这 缓冲
输入 信号 驱动 这 数据 输入 的 一个 存储 元素,
这个 将 是 配置 作 也 一个 flip-flop 或者 一个 获得. 这
clocking 极性 (rising/下落 边缘-triggered flip-flop,
高/低 transparent 获得) 是 可编程序的 为 各自 的
这 二 时钟 线条 在 各自 的 这 四 消逝 edges. 便条 那
一个 时钟 线条 驱动 一个
rising
边缘-triggered flip-flop 制造
任何 获得 驱动 用 这 一样 线条 在 这 一样 边缘
低
-
水平的 transparent 和 恶行 对抗 (
下落
边缘,
高
transparent). 所有 xilinx primitives 在 这 supported
图式-entry 包装, 不管怎样, 是 积极的 边缘-
triggered flip-flops 或者 高 transparent latches. 当 一个
时钟 线条 必须 驱动 flip-flops 作 好 作 latches, 它 是
需要 至 compensate 为 这 区别 在 clocking
polarities 和 一个 额外的 反相器 也 在 这 flip-flop
时钟 输入 或者 这 获得-使能 输入. i/o 存储 elements
是 重置 在 配置 或者 用 这 起作用的-低 碎片
重置 输入. 两个都 直接 输入 (从 iob 管脚 i) 和
注册 输入 (从 iob 管脚 q) 信号 是 有 为
interconnect.
为 可依靠的 运作, 输入 应当 有 转变 时间
的 较少 比 100 ns 和 应当 不 是 left floating. floating
cmos 输入-管脚 电路 might 是 在 门槛 和 生产
振动. 这个 能 生产 额外的 电源 消耗
和 系统 噪音. 一个 典型 hysteresis 的 关于 300 mv
减少 敏锐的 至 输入 噪音. 各自 用户 iob 包含
一个 可编程序的 高-阻抗 拉-向上 电阻, 这个
将 是 选择 用 这 程序 至 提供 一个 常量 高
为 否则 undriven 包装 管脚. 虽然 这 逻辑
cell 排列 提供 电路系统 至 提供 输入 保护 为
静电的 释放, 正常的 cmos 处理 precau-
tions 应当 是 observed.
flip-flop 循环 延迟 为 这 iob 和 逻辑-块 flip-flops
是 关于 3 ns. 这个 短的 延迟 提供 好的 perfor-
mance 下面 异步的 时钟 和 数据 情况.
短的 循环 延迟 降低 这 probability 的 一个 metastable
情况 那 能 结果 从 assertion 的 这 时钟 在
数据 transitions. 因为 的 这 短的-循环-延迟 charac-
teristic 在 这 逻辑 cell 排列, 这 iob flip-flops 能 是
使用 至 同步 外部 信号 应用 至 这 设备.
once 同步 在 这 iob, 这 信号 能 是 使用
内部 没有 更远 仔细考虑 的 它们的 时钟 rela-
tive 定时, 除了 作 它 应用 至 这 内部的 逻辑 和
routing-path 延迟.
iob 输出 缓存区 提供 cmos-兼容 4-毫安
源-或者-下沉 驱动 为 高 风扇-输出 cmos 或者 ttl- com-
patible 信号 水平 (8 毫安 在 这 xc3100 家族). 这
网络 驱动 iob 管脚 o 变为 这 注册 或者 直接
数据 源 为 这 输出 缓存区. 这 3-状态 控制 信号
: 点此下载
