xc4000, xc4000a, xc4000h 逻辑 cell 排列 families
2-14
通过 通过 一个 global 缓存区 在之前 arriving 在 这 iob. 这个
排除 这 possibility 的 一个 数据 支撑-时间 必要条件
在 这 外部 管脚. 这 i1 和 i2 信号 那 exit 这 块
能 各自 carry 也 这 直接 或者 注册 输入 信号.
输出 信号 能 是 inverted 或者 不 inverted, 和 能
通过 直接地 至 这 垫子 或者 是 贮存 在 一个 边缘-triggered
flip-flop. optionally, 一个 输出 使能 信号 能 是 使用 至
放置 这 输出 缓存区 在 一个 高-阻抗 状态, imple-
menting 3-状态 输出 或者 双向的 i/o. 下面 con-
figuration 控制, 这 输出 (输出) 和 输出 使能
(oe) 信号 能 是 inverted, 和 这 回转 比率 的 这
输出 缓存区 能 是 减少 至 降低 电源 总线
过往旅客 当 切换 非-核心的 信号. 各自
xc4000-families 输出 缓存区 是 有能力 的 sinking 12 毫安;
二 调整 输出 缓存区 能 是 线-anded externally
至 下沉 向上 至 24 毫安. 在 这 xc4000a 和 xc4000h
families, 各自 输出 缓存区 能 下沉 24 毫安.
那里 是 一个 号码 的 其它 可编程序的 选项 在 这
iob. 可编程序的 拉-向上 和 拉-向下 电阻器 是
有用的 为 tying unused 管脚 至 v
CC
或者 地面 至 降低
电源 消耗量. 独立的 时钟 信号 是 提供
为 这 输入 和 输出 寄存器; 这些 clocks 能 是
inverted, generating 也 下落-边缘 或者 rising-边缘 trig-
gered flip-flops. 作 是 这 情况 和 这 clb 寄存器, 一个
global 设置/重置 信号 能 是 使用 至 设置 或者 clear 这 输入
和 输出 寄存器 whenever 这 重置 网 是 起作用的.
embedded 逻辑 连结 至 这 iobs 包含 测试 struc-
tures 兼容 和 ieee 标准 1149.1 为 boundary-
scan 测试, permitting 容易 碎片 和 板-水平的 测试.
可编程序的 interconnect
所有 内部的 连接 是 composed 的 metal 部分
和 可编程序的 切换 点 至 执行 这
desired routing. 一个 abundance 的 不同的 routing re-
来源 是 提供 至 达到 效率高的 automated routing.
这 号码 的 routing 途径 是 scaled 至 这 大小 的 这
排列; i.e., 它 增加 和 排列 大小.
在 previous generations 的 lcas, 这 逻辑-块 输入
是 located 在 这 顶, left, 和 bottom 的 这 块;
输出 exited 这 块 在 这 正确的, favoring left-至-正确的
数据 流动 通过 这 设备. 为 这 第三-一代
家族, 这 clb 输入 和 输出 是 distributed 在 所有
四 sides 的 这 块, 供应 额外的 routing flexibil-
ity (图示 6). 在 一般, 这 全部 architecture 是 更多
对称的 和 regular 比 那 的 早期 generations,
和 是 更多 suited 至 好-established placement 和
routing algorithms 开发 为 常规的 掩饰- pro-
grammed 门-排列 设计.
那里 是 三 主要的 类型 的 interconnect, distinguished
用 这 相关的 长度 的 它们的 部分: 单独的-长度 线条,
翻倍-长度 线条, 和 longlines. 便条: 这 号码 的
routing 途径 显示 在 计算数量 6 和 9 是 为 illustra-
tion 目的 仅有的; 这 真实的 号码 的 routing 途径
varies 和 排列 大小. 这 routing scheme 是 设计
为 最小 阻抗 和 电容 的 这 平均
routing path, 结果 在 重大的 效能 改进-
ments.
这 单独的-长度 线条 是 一个 grid 的 horizontal 和 vertical
线条 那 intersect 在 一个 转变 矩阵变换 在 各自 块.
图示 6 illustrates 这 单独的-长度 interconnect 线条
图示 6. 典型 clb 连接 至 调整
单独的-长度 线条
图示 5. xc4000 和 xc4000a families
输入/输出 块
CLB
G1
C1
K
F1
X
Y
G3
C3
F3
F4
C4 G4 YQ
XQ F2 C2 G2
转变
矩阵变换
X3242
转变
矩阵变换
转变
矩阵变换
转变
矩阵变换
Q
flip-
flop/
获得
D
D
Q
输出
OE
Output
时钟
I
Input
时钟
延迟
垫子
flip-
Flop
回转 rate
控制
Output
缓存区
Input
缓存区
Passive
拉-向上/
拉-向下
2
I
1
X6073
: 点此下载
