xc4000, xc4000a, xc4000h 逻辑 cell 排列 families
2-12
解码器 输出 在 一个 clb. 这个 解码 特性 覆盖
what 有 长 被 考虑 一个 weakness 的 fpgas.
用户 常常 resorted 至 外部 pals 为 简单的 但是 快
解码 功能. now, 这 专心致志的 decoders 在 这
xc4000 能 执行 这些 功能 efficiently 和
快.
高等级的 输出 电流:
这 4-毫安 最大 输出
电流 规格 的 today’s fpgas 常常 forces 这
用户 至 增加 外部 缓存区, cumbersome 特别 在
双向的 i/o 线条. 这 xc4000 families solve 许多 的
这些 问题 用 增加 这 最大 输出 下沉
电流 至 12 毫安. 二 调整 输出 将 是 intercon-
nected 至 增加 这 输出 下沉 电流 至 24 毫安. 这
fpga 能 因此 驱动 短的 buses 在 一个 pc 板. 这
xc4000a 和 xc4000h 输出 能 下沉 24 毫安 每
输出 和 能 翻倍 向上 为 48 毫安.
当 这 xc2000 和 xc3000 families 使用 complemen-
tary 输出 晶体管, 这 xc4000 输出 是 n-频道
为 两个都 拉-向下 和 拉-向上, somewhat analogous 至 这
classical totem 柱子 使用 在 ttl. 这 减少 输出 高
水平的 (voh) 制造 电路 延迟 更多 对称的 为
ttl-门槛 系统. 这 xc4000h 输出 有 一个
optional p-频道 输出 晶体管.
abundant routing resources
连接 在 blocks 是 制造 用 metal 线条 和
可编程序的 切换 点 和 切换 matrices.
对照的 至 这 previous lca families, 这些 routing
resources 有 被 增加 dramatically.这 号码
的 globally distributed 信号 有 被 增加 从 二
至 第八, 和 这些 线条 有 进入 至 任何 时钟 或者 逻辑
输入. 这 设计者 的 同步的 系统 能 now
distribute 不 仅有的 一些 clocks, 但是 也 控制 信号,
所有 在 这 碎片, 没有 having 至 worry 关于 任何 skew.
那里 是 更多 比 两次 作 许多 horizontal 和 vertical
longlines 那 能 carry 信号 横过 这 长度 或者 宽度
的 这 碎片 和 minimal 延迟 和 negligible skew.这
horizontal longlines 能 是 驱动 用 3-状态 缓存区, 和
能 因此 是 使用 作 unidirectional 或者 双向的 数据
buses; 或者 它们 能 执行 宽 multiplexers 或者 连线的-
和 功能.
单独的-长度 线条 连接 这 切换 matrices 那 是
located 在 每 intersection 的 一个 行 和 一个 column 的
clbs. 这些 线条 提供 这 greatest interconnect flexi-
bility, 但是 导致 一个 延迟 whenever 它们 go 通过 一个
切换 矩阵变换. 翻倍-长度 线条 绕过 每 其它
矩阵变换, 和 提供 faster 信号 routing 在 intermediate
距离.
对照的 至 这 xc3000 家族, 这 xc4000 families
有 更多 比 翻倍 这 routing resources, 和 它们 是
arranged 在 一个 far 更多 regular fashion. 在 older 设备,
图示 2. 快 carry 逻辑 在 各自 clb
向上/向下 计数器, 这个 意思 两次 这 速 在 half 这
号码 的 clbs, 对照的 和 这 xc3000 families.
pipelining speeds 向上 这 系统:
这 abundance 的
flip-flops 在 这 clbs invites pipelined 设计. 这个 是 一个
powerful 方法 的 增加 效能 用 breaking 这
函数 在 小 subfunctions 和 executing 它们
在 并行的, passing 在 这 结果 通过 pipeline flip-
flops. 这个 方法 应当 是 seriously 考虑 wher-
总是 总的 效能 是 更多 重要的 比 简单的
通过-延迟.
宽 边缘 解码:
为 年, fpgas 有 suffered
从 这 lack 的 宽 解码 电路系统. 当 这 地址
或者 数据 地方 是 wider 比 这 函数 发生器 输入 (five
位 在 这 xc3000 families), fpgas 需要 multi-水平的
解码 和 是 因此 slower 比 pals. 这 xc4000-
家族 clbs 有 nine 输入; 任何 解码器 的 向上 至 nine
输入 是, 因此, 紧凑的 和 快. 但是, 那里 是 也 一个
需要 为 更 wider decoders, 特别 为 地址
解码 在 大 微处理器 系统. 这 xc4000
家族 有 四 可编程序的 decoders located 在 各自
边缘 的 各自 设备. 各自 的 这些 连线的-和 门 是
有能力 的 accepting 向上 至 42 输入 在 这 xc4005 和 72
在 这 xc4013. 这些 decoders 将 也 是 分割 在 二
当 一个 大 号码 的 narrower decoders 是 必需的
为 一个 最大 的 32 每 设备. 这些 专心致志的 decod-
ers 接受 i/o 信号 和 内部的 信号 作 输入 和
发生 一个 解码 内部的 信号 在 18 ns, 管脚-至-管脚. 这
xc4000a 家族 有 仅有的 二 解码器 和 门 每
边缘 这个, 当 分割 提供 一个 最大 的 16 每
设备. 非常 大 pals 能 是 emulated 用 oring 这
Logic
Function
的 g1 - g4
g'
Carry
逻辑
Carry
逻辑
f'
Logic
Function
的 f1 - f4
M
F4
F3
F2
F1
COUT
cin 1
cin 2
B0
A0
G4
G3
G2
G1
A1
B1
总 1
总 0
X5373
: 点此下载
