XR16C2852 3.3v 和 5v duart 和 128-字节 先进先出
áç
áçáç
áç
rev. 2.0.0
3
管脚 描述
N
AME
44-plcc
P
在
#
T
YPE
D
ESCRIPTION
数据 总线 接口
A2
A1
A0
10
14
15
I 地址 数据 线条 [2:0]. 这些 3 地址 线条 选择 一个 的 这 内部的 寄存器 在
uart 频道 一个/b 在 一个 数据 总线 transaction.
D7
D6
D5
D4
D3
D2
D1
D0
9
8
7
6
5
4
3
2
i/o 数据 总线 线条 [7:0] (双向的).
IOR# 24 I 输入/输出 读 strobe (起作用的 低). 这 下落 边缘 instigates 一个 内部的 读
循环 和 retrieves 这 数据 字节 从 一个 内部的 寄存器 pointed 至 用 这 地址
线条 [a2:a0]. 这 数据 字节 是 放置 在 这 数据 总线 至 准许 这 host 处理器 至
读 它 在 这 rising 边缘.
IOW# 20 I 输入/输出 写 strobe (起作用的 低). 这 下落 边缘 instigates 一个 内部的 写
循环 和 这 rising 边缘 transfers 这 数据 字节 在 这 数据 总线 至 一个 内部的 regis-
ter pointed 用 这 地址 线条.
CS# 18 I uart 碎片 选择 (起作用的 低). 这个 函数 选择 频道 一个 或者 b 在 一致
和 这 logical 状态 的 这 chsel 管脚. 这个 准许 数据 至 是 transferred 在
这 用户 cpu 和 这 2852.
CHSEL 16 I 频道 选择 - uart 频道 一个 或者 b 是 选择 用 这 logical 状态 的 这个 管脚 当
这 cs# 管脚 是 一个 逻辑 0. 一个 逻辑 0 在 这 chsel 选择 这 uart 频道 b 当 一个
逻辑 1 选择 uart 频道 一个. 正常情况下, chsel 可以 just 是 一个 地址 线条 从
这 用户 cpu 此类 作 a4. 位-0 的 这 alternate 函数 寄存器 (afr) 能 tempo-
rarily override chsel 函数, 准许 这 用户 至 写 至 两个都 频道 寄存器
同时发生地 和 一个 写 循环 当 cs# 是 低. 它 是 特别 有用的 在 这
initialization routine.
INTA
INTB
34
17
O uart 频道 一个 或者 b 中断 输出 (起作用的 高). 一个 逻辑 高 indicates 频道 一个
或者 b 是 requesting 为 维护. 为 更多 详细信息, 看 计算数量 18- 23.
TXRDYA#
TXRDYB#
1
32
O
uart 频道 一个 或者 b 传输者 准备好 (起作用的 低). 这 输出 提供
这 tx 先进先出/thr 状态 为 transmit 频道 一个 或者 b. 看 表格 2 在 页 7.
modem 或者 串行 i/o 接口
MFA# 35 O multi-函数 输出 频道 一个. 这个 输出 管脚 能 函数 作 这 op2a#, 波特-
outa#, 或者 rxrdya# 管脚. 一个 的 这些 输出 信号 功能 能 是 选择 用
这 用户 可编程序的 位 1-2 的 这 alternate 函数 寄存器 (afr). 这些 sig-
nal 功能 是 描述 作 跟随:
1) op2a# - 当 op2a# (起作用的 低) 是 选择, 这 mf# 管脚 是 一个 逻辑 0 当 mcr
位-3 是 设置 至 一个 逻辑 1 (看 mcr 位-3). mcr 位-3 defaults 至 一个 逻辑 1 情况 之后
一个 重置 或者 电源-向上.
2) baudouta# - 当 baudouta# 函数 是 选择, 这 16x 波特 比率 时钟
输出 是 有 在 这个 管脚.
3) rxrdya# - rxrdya# (起作用的 低) 是 将 为 monitoring dma 数据 transfers.
看 表格 2 在 页 7 为 更多 详细信息.
: 点此下载
