XR16C2852 3.3v 和 5v duart 和 128-字节 先进先出
áç
áçáç
áç
rev. 2.0.0
7
2.5 C
HANNEL
一个
和
b i
NTERNAL
R
EGISTERS
各自 uart 频道 在 这 2852 有 一个 设置 的 en-
hanced 寄存器 为 控制, monitoring 和 数据
加载 和 unloading. 这 配置 寄存器 设置
是 兼容 至 那些 already 有 在 这 stan-
dard 单独的 16c550 和 双 st16c2550. 这些
寄存器 函数 作 数据 支持 寄存器 (thr/
rhr), 中断 状态 和 控制 寄存器 (isr/
ier), 一个 先进先出 控制 寄存器 (fcr), receive 线条 sta-
tus 和 控制 寄存器 (lsr/lcr), modem 状态
和 控制 寄存器 (msr/mcr), 可编程序的 da-
ta 比率 (时钟) divisor 寄存器 (dll/dlm), 和 一个 用户
accessible scratchpad 寄存器 (spr).
在之外 这 一般 16c2550 特性 和 capabili-
ties, 这 2852 提供 增强 特性 寄存器 (afr,
emsr, flvl, efr, xon/xoff 1, xon/xoff 2, fctr,
trg, fc) 那 提供 自动 rts 和 cts hard-
ware 流动 控制, xon/xoff 软件 流动 控制, au-
tomatic rs-485 half-duplex 方向 输出 使能/
使不能运转, 先进先出 触发 水平的 控制, 先进先出 水平的
counters, 和 同时发生的 写 至 两个都 途径.
所有 这 寄存器 功能 是 discussed 在 全部 detail
后来的 在 “uart 内部的 registers” 在 页 18.
2.6 S
IMULTANEOUS
W
RITE
至
C
HANNEL
一个
和
B
在 一个 写 模式 循环, 这 设置 的 alternate
函数 寄存器 (afr) 位-0 至 一个 逻辑 1 将 override
这 chsel 选择 和 准许 一个 同时发生的 写
至 两个都 uart 频道 sections. 这个 函数的 capa-
bility 准许 这 寄存器 在 两个都 uart 途径 至 是
修改 concurrently, 节省 单独的 频道 ini-
tialization 时间. 提醒 应当 是 考虑, 如何-
总是, 当 使用 这个 能力. 任何 在-处理 串行
数据 转移 将 是 disrupted 用 changing 一个 起作用的
频道’s 模式.
2.7 dma m
ODE
这 设备 做 不 支持 直接 记忆 进入.
这 dma 模式 (一个 legacy 期) 在 这个 文档
doesn’t 意思 “direct memory access” 但是 谈及 至
数据 块 转移 运作. 这 dma 模式 affects
这 状态 的 这 rxrdy# 一个/b (mf# 一个/b 变为
rxrdy# 一个/b 输出 当 afr[2:1] = ‘10’) 和
txrdy# 一个/b 输出 管脚. 这 transmit 和 receive
先进先出 触发 水平 提供 额外的 flexibility 至 这
用户 为 块 模式 运作. 这 lsr 位 5-6 pro-
vide 一个 indication 当 这 传输者 是 empty 或者
有 一个 empty location(s) 为 更多 数据. 这 用户 能
optionally 运作 这 transmit 和 receive 先进先出 在
这 dma 模式 (fcr 位-3=1). 当 这 transmit 和
receive 先进先出 是 使能 和 这 dma 模式 是 dis-
abled (fcr 位-3 = 0), 这 2852 是 放置 在 单独的-
character 模式 为 数据 transmit 或者 receive 运作.
当 dma 模式 是 使能 (fcr 位-3 = 1), 这 用户
takes 有利因素 的 块 模式 运作 用 加载
或者 unloading 这 先进先出 在 一个 块 sequence deter-
mined 用 这 编写程序 触发 水平的. 在 这个 模式,
这 2852 sets 这 txrdy# 管脚 当 这 transmit
先进先出 变为 全部, 和 sets 这 rxrdy# 管脚 当
这 receive 先进先出 变为 empty. 这 下列的 表格
显示 它们的 行为. 也 看 计算数量 18
通过 23.
T
能
1: c
HANNEL
一个
和
b s
ELECT
CS# CHSEL F
UNCTION
1 X uart de-selected
0 1 频道 一个 选择
0 0 频道 b 选择
T
能
2: txrdy#
和
rxrdy# o
UTPUTS
在
先进先出
和
dma m
ODE
P
INS
FCR
位
-0=0
(先进先出 d
ISABLED
)
fcr b
它
-0=1 (先进先出 e
NABLED
)
fcr 位-3 = 0
(dma 模式 无能)
fcr 位-3 = 1
(dma 模式 使能)
rxrdy# 一个/b 0 = 1 字节.
1 = 非 数据.
0 = 在 least 1 字节 在 先进先出
1 = 先进先出 empty.
1 至 0 转变 当 先进先出 reaches 这 触发
水平的, 或者 timeout occurs.
0 至 1 转变 当 先进先出 empties.
txrdy# 一个/b 0 = thr empty.
1 = 字节 在 thr.
0 = 先进先出 empty.
1 = 在 least 1 字节 在 先进先出.
0 = 先进先出 有 在 least 1 empty location.
1 = 先进先出 是 全部.
: 点此下载
