<
ZiLOG
065%.kpg%%&放大;&放大;geqfgt
&放大;5 24'.+/+0#4;
管脚 定义
输入
I
2
csel(pin1).
这个 管脚 选择 28h 为 writing 和 29h 为
读 当 这个 输入 是 低(0). 当 这 输入 是
高(1), 这 设备 选择 2Ah 为 writing 和 2Bh 为
读.
SEN (管脚 4).
这个 管脚 使能 这 信号 为 这 SPI 模式
的运作 在 这 串行 控制 端口. 当 这个 管脚 是 低
(0), 这 SPI 端口 是 无能 和 这 SDO 管脚 是 在 这 高-
阻抗 状态. Transitions 在 这 SCK 和 SDA 管脚 是
ignored. SPI 模式 运作 是 使能 当 SMS 是 高
(1).
HIN (管脚 5).
为 这个 管脚, 这 Horizontal 同步 输入 信号
在 这 CMOS 水平的 必须 是 有提供的. 当 这 设备 是
使用 在 video-锁 模式, 这 信号 pulls 这 在-碎片
VCO 在里面这恰当的范围.这 电路使用 这 频率
的 这个 信号, 这个 必须 是 在里面 +
3% F
h
, 但是 这 整体的
信号 能 是 的 也 极性. 当 使用 在 这 h-锁
模式, 这 VCO 阶段 locks 至 这 rising 边缘 的 这个 信号.
这 HPOL 位 的 这 H 位置 寄存器 能 是 设置 至 运作
和 也 极性 的 输入 信号. 这个 信号 是 通常地
这 H Flyback 信号. 这 定时 区别 between HIN
rising 边缘 和 这 leading 边缘 的 composite 同步 (的 vid-
EO 输入) 是 一个 的 这 factors 这个 affects 这 horizontal
位置 的 这 显示. 任何 变换 结果 从 这 定时
的 这个 信号 能 是 补偿 为 和 这 horizontal
定时 值 在 这 H 位置 寄存器. h-锁 是 将
为 使用 当 这 部分 是 generating 一个 OSD 显示 当
非 video 信号 是 呈现.
SMS (管脚 6).
这个 管脚 准许 这 模式 选择 管脚 为 这 se-
rial 控制 端口. 当 这个 输入 是 在 一个 CMOS 高 状态
(1), 这 串行 控制 端口 运作 在 这 SPI 模式. 当
这 输入 是 低 (0), 这 串行 控制 端口 运作 在 这
I
2
C从动装置 模式.在 SPI模式,这 SEN 管脚 必须 是 系高.
(看 重置 运作 部分.)
VIDEO (管脚 7).
这个 管脚 是 一个 composite NTSC video 输入,
1.0v p-p (nom), 带宽 限制 至 600 khz. 这 电路 运算-
erates 和 信号 变化 在 0.7
–
1.4v p-p. 这 po-
larity 是 同步 tips 负的. 这个 信号 管脚 应当 是 交流
结合 通过 一个 0.1 µF 电容, 驱动 用 一个 源 im-
pedance 的 470 ohms 或者 较少.
SCK (管脚 15).
这个 管脚 是 一个 输入 为 一个 串行 时钟 信号
从 这 主控 控制 设备. 在 I
2
C 模式 运作, 这
时钟 比率 是 预期的 至 是 在里面 I
2
C 限制. 在 SPI 模式,
这 最大 时钟 频率 是 10 mhz.
重置 运作.
当 这 SMS 和 SEN 管脚 是 两个都 在
这 低 (0) 状态, 这 部分 是 在 这 重置 状态; 因此, 在
这 I
2
C 模式, 这 SEN 管脚 能 是 使用 作 一个 NReset 输入.
当 SPI 模式 是 使用, 如果 三 线 运作 是 必需的,
bothSMSandSENcanbetiedtogetherandusedasthe
NReset 输入. 在 也 模式, NReset 必须 是 使保持 低 (0)
为 在 least 100 ns.
输入/输出
V
在
/intro (管脚 13).
在 外部 (ext) vertical 锁 模式
的 运作, 这 内部的 vertical 同步 电路 锁 至 这
V
在
输入 信号 应用 在 这个 管脚. 这 部分 locks 至 这
rising 或者 下落 边缘 的 这 信号 在 一致 和 这
设置 的 这 V 极性 command. 这 default 是 rising
边缘. 这 V
在
脉冲波 必须 是 在 least 2 线条 宽.
在 INTRO 模式, 当 配置 为 内部的 vertical syn-
chronization, 这个 管脚 是 一个 输出 管脚 供应 一个 中断
信号 至 这 主控 控制 设备 在 一致 和 这
settings 在 这 中断 掩饰 寄存器.
SDA (管脚 14).
当 这 串行 控制 端口 有 被 设置 至
I
2
C 模式 运作, 这个 管脚 serves 作 这 双向的 数据
线条 为 sending 和 接到 串行 数据. 在 SPI 模式 运算-
限定, 这 设备 运作 作 一个 串行 数据 输入. SPI 模式
输出 数据 是 有 在 这 SDO 管脚.
输出
red, 绿色, 蓝 (管脚 2, 3, 18).
这些 管脚 是 osi-
tive-行为 cmos-水平的 信号.
•
颜色 模式: red, 绿色, 和 蓝 characters 是 在-
corporated 作 video 输出 为 使用 在 一个 颜色 接受者
•
Mono 模式: 在 这个 模式, 所有 三 输出 carry 这
character luminance 信息
便条:
这 选择 的 颜色/mono 模式 是 用户 控制 在
位 D
1
的 这 配置 寄存器 (地址=00h). (看
内部的 寄存器 部分.)
CSync (管脚 8).
同步 slice 水平的. 一个 0.1 µF 电容 必须 是
系 在 这个 管脚 和 相似物 地面 V
SS
(一个). 这个 ca-
pacitor stores 这 同步 slice 水平的 电压.
LPF (管脚 9).
循环 过滤. 一个 序列 RC 低-通过 过滤 必须
是 系 在 这个 管脚 和 相似物 地面 V
SS
(一个). 那里
必须 也 是 第二 电容 从 这 管脚 至 V
SS
(一个).
: 点此下载
