<
ZiLOG
065%.kpg%%&放大;&放大;geqfgt
&放大;5 24'.+/+0#4;
Z86229 块 图解 描述
这 Z86229 是 设计 至 处理 两个都 地方 的 线条 21
在 一个 television VBI 和 提供 这 函数的 效能
的 一个 线条 21 关闭-caption 解码器 和 扩展 数据
维护 解码器. 这个 设备 需要 二 输入 信号,
Composite Video 和 一个 horizontal 定时 信号 (hin), 和
一些 被动的 组件 为 恰当的 运作. 一个 vertical
输入 信号 是 也 必需的 如果 OSD 显示 模式 是 必需的
当 非 video 信号 是 呈现. 这 解码器 执行 sev-
eral 功能, 包含 extraction 的 数据 从 线条 21,
分离 的 这 正常的 线条 21 数据 从 这 XDS 数据,
在-screen 显示 的 这 选择 数据 频道, 和 输出-
ting 的 这 XDS 数据 通过 这 串行 communications
频道.
输入 信号
这 Composite Video 输入 信号 是 评估 在 一个 名义上的 1.0
Volt p-p, 和 同步 tips 负的 和 带宽-限制 至
600 khz. 这 Z86229 运作 和 一个 输入 水平的 变化
的 ±3 db.
这 HIN 输入 信号 是 需要 至 bring 这 VCO 关闭
至 这 必需的 运行 频率. 这个 信号 必须 是 一个
cmos-水平的 信号. 这 HIN 信号 能 有 积极的 或者
负的极性,和 这 信号是 仅有的 必需的 至 是在里面
3% 的 这 标准 H 频率. 当 配置 为 EXT
HLK 运作, 这个 信号 应当 correspond 至 这 H fly-
后面的 信号.
这 定时 区别 在 这 HIN rising 边缘 和 这
leading 边缘 的 composite 同步 (的 VIDEO 输入) 是 一个 的
这 factors 那 affects 这 horizontal 位置 的 这 显示.
任何变换结果从这定时的 这个 信号能是 com-
pensated 为 和 这 horizontal 定时 值 在 这 H po-
sition 寄存器.
Video 输入 信号 处理
这 Composite Video 输入 是 交流-结合 至 这 设备.
这 同步 tip 是 内部 clamped 至 一个 fixed 涉及 volt-
age 用 意思 的 一个 双 clamp. initially, 这 unlocked 信号
是 clamped 使用 一个 简单的 clamp. 改进 impulse 噪音
效能 是 然后 达到 之后 这 内部的 同步 电路
锁 至 这 新当选的 信号. 噪音 拒绝 是 得到 用
制造 这 clamp operative 仅有的 在 这 同步 tip. 这
clamped composite video 信号 是 喂养 至 两个都 这 数据 slic-
er 和 同步 Slicer blocks.
这 数据 Slicer 发生 一个 clean cmos-水平的 数据 信号
用 slicing 这 信号 在 它的 中点. 这 slice 水平的 是 es-
tablished 在 一个 adaptive 基准 在 线条 21. 这 结果
值 是 贮存 直到 这 next occurrence 的 线条 21. 一个 高
水平的 的 噪音 免除 是 达到 用 使用 这个 处理.
这 同步 Slicer 处理 这 clamped 竞赛 Video 信号
至 extract 竞赛 同步. 这个 信号 是 使用 至 锁 这 inter-
nally 发生 同步 至 这 新当选的 video 当 这 video-
锁 模式 的 运作 有 被 使能. 同步 slicing 是
执行 在 二 步伐. 在 这 非-锁 模式, 这 同步
是 sliced 在 一个 fixed 补偿 水平的 从 这 同步 tip. 当 prop-
er 锁 运作 有 被 达到, 这 slice 水平的 电压
switches 从 一个 fixed 涉及 水平的 至 一个 adaptive 水平的.
这 slice 水平的 是 贮存 在 这 同步 slice 电容
(csync).
这 数据 时钟 恢复 电路 运作 在 conjunction
和 这 数字的 h-锁 电路. 这 电路 生产 一个 32H
时钟 信号 (dclk) 那 是 锁 在 阶段 至 这 时钟 run-
在 burst portion 的 这 sliced 数据 得到 从 这 数据
slicer. 当 这 线条 21 代号 呈现, 这 DCLK 阶段
锁 是 达到 在 这 时钟 run-在 burst 和 是 使用
至 reclock 这 sliced 数据. 之后 阶段 锁 是 established 它
是 maintained 直到 一个 改变 在 这 video 信号 occurs.
这 数字的 h-锁 电路 生产 一个 多样性 的 信号, 在-
cluding 这 video 定时 门, PG 和 stg. 这些 信号
是 所有 锁 在-阶段 和 这 HSYNC 和 这 video tim-
ing 信号, 非 matter 这个 h-锁 模式 是 使用 在 这 dis-
播放 一代 电路. 这个 独立 阶段 锁 循环
是 能至 respond quickly 至改变 在 video 定时 没有
concern 为 显示 稳固 (所需的)东西.
VCO 和 一个 Shot
所有 内部的 定时 和 同步 信号 是 获得
从 这 在-板 12-mhz vco. 这 VCO 输出 是 这
点 CLK 信号 使用 至 驱动 两个都 这 Horizontal 和 ver-
tical 计数器 chains 和显示定时.这一个 Shot 电路
生产 一个 horizontal 定时 信号 这个 是 获得 从
这 新当选的 video, 和 qualified 用 一个 Copy 守卫 逻辑
电路.
这 VCO 能 是 锁 在 阶段 至 二 不同的 来源.
为 television 运作, 在哪里 一个 好的 horizontal 显示
定时 信号 是 有, 这 VCO 是 锁 至 这 HIN 在-
放 通过 这 action 的 这 阶段 探测器 (ph2). 当
一个 恰当的 HIN 信号 是 不 有 (此类 作 在 一个 vcr), 这
VCO 能 是 锁 至 这 新当选的 video 通过 这 阶段
探测器 (ph1). 在 这个 情况, 这 频率 探测器 (fr)
电路 是 使活动 (作 必需的) 至 bring 这 VCO 在里面
这 拉-在 范围 的 ph1.
定时 和 Counting 电路
这 点 CLK 是 第一 分隔 向下 至 生产 这 char-
acter 定时 时钟 CHAR clk. 这个 信号 是 然后 更远
分隔 至 发生 这 horizontal 定时 信号 h, 2H 和
: 点此下载
