6
idt72v255la/72v265la 3.3 volt cmos supersync fifo™
8,192 x 18, 16,384 x 18
商业的 和 工业的
温度 范围
4672 drw 04
330
Ω
30pF*
510
Ω
3.3v
d.u.t.
* 包含 jig 和 scope capacitances.
(商业的: v
CC
= 3.3v ± 0.3v, t
一个
= 0°c 至 +70°c; 工业的: v
CC
3.3v
±
0.3v,t
一个
= -40
°
c 至 +85
°
c)
输入 脉冲波 水平 地 至 3.0v
输入 上升/下降 时间 3ns
输入 定时 涉及 水平 1.5v
输出 涉及 水平 1.5v
输出 加载 看 图示 2
注释:
1. 所有 交流 timings 应用 至 两个都 标准 idt 模式 和 第一 文字 下降 通过 模式.
2. 工业的 温度 范围 产品 为 15ns 速 等级 是 有 作 一个 标准 设备.
3. 脉冲波 widths 较少 比 最小 值 是 不 允许.
4. 值 有保证的 用 设计, 不 目前 测试.
IDT72V255LA10 IDT72V255LA15 IDT72V255LA20
IDT72V265LA10 IDT72V265LA15 IDT72V265LA20
标识 参数 最小值 最大值 最小值 最大值 最小值 最大值 单位
f
S
时钟 循环 频率 — 100 — 66.7 — 50 M H z
t
一个
数据 进入 时间 2 6.5 2 10 2 12 ns
t
CLK
时钟 循环 时间 10 — 15 — 20 — ns
t
CLKH
时钟 高 时间 4.5 — 6 — 8 — ns
t
CLKL
时钟 低 时间 4.5 — 6 — 8 — ns
t
DS
数据 建制 时间 3 — 4 — 5 — ns
t
DH
数据 支撑 时间 0.5 — 1 — 1 — ns
t
ENS
使能 建制 时间 3 — 4 — 5 — ns
t
ENH
使能 支撑 时间 0.5 — 1 — 1 — ns
t
LDS
加载 建制 时间 3 — 4 — 5 — ns
t
LDH
加载 支撑 时间 0.5 — 1 — 1 — ns
t
RS
重置 脉冲波 宽度
(3)
10 — 15 — 20 — ns
t
RSS
重置 建制 时间 10 — 15 — 20 — ns
t
RSR
重置 恢复 时间 10 — 15 — 20 — ns
t
RSF
重置 至 标记 和 输出 时间 — 10 — 15 — 20 ns
t
FWFT
模式 选择 时间 0 — 0 — 0 — ns
t
RTS
retransmit 建制 时间 3 — 4 — 5 — ns
t
OLZ
输出 使能 至 输出 在 低 z
(4)
0—0—0—ns
t
OE
输出 使能 至 输出 有效的 2 6 3 8 3 10 ns
t
OHZ
输出 使能 至 输出 在 高 z
(4)
2638310ns
t
WFF
写 时钟 至
FF
或者
IR
— 6.5 — 10 — 12 ns
t
REF
读 时钟 至
EF
或者
或者
— 6.5 — 10 — 12 ns
t
PAF
写 时钟 至
PAF
— 6.5 — 10 — 12 ns
t
PAE
读 时钟 至
PAE
— 6.5 — 10 — 12 ns
t
HF
时钟 至
HF
— 16 — 20 — 22 ns
t
SKEW1
skew 时间 在 rclk 和 wclk 5 — 6 — 10 — ns
为
FF
/
IR
t
SKEW2
skew 时间 在 rclk 和 wclk 12 — 15 — 20 — ns
为
PAE
和
PAF
t
SKEW3
skew 时间 在 rclk 和 wclk 60 — 60 — 60 — ns
为
EF
/
或者
图示 2. 输出 加载
商业的 com’l &放大; ind’l
(2)
商业的
: 点此下载
