9
idt72v255la/72v265la 3.3 volt cmos supersync fifo™
8,192 x 18, 16,384 x 18
商业的 和 工业的
温度 范围
图示 4. 可编程序的 标记 补偿 程序编制 sequence
注释:
1. 这 程序编制 方法 能 仅有的 是 选择 在 主控 重置.
2. 并行的 读 的 这 补偿 寄存器 是 总是 permitted regardless 的 这个 程序编制 方法 有 被 选择.
3. 这 程序编制 sequence 应用 至 两个都 idt 标准 和 fwft 模式.
图示 3. 补偿 寄存器 location 和 default 值
empty 补偿 寄存器
17 0
07fh 如果
LD
是 低 在 主控 重置,
3ffh 如果
LD
是 高 在 主控 重置
全部 补偿 寄存器
17 0
default 值
default 值
07fh 如果
LD
是 低 在 主控 重置,
3ffh 如果
LD
是 高 在 主控 重置
12
12
IDT72V255LA
8,192 x 18 - 位
4672 drw 06
empty 补偿 寄存器
17 0
07fh 如果
LD
是 低 在 主控 重置,
3ffh 如果
LD
是 高 在 主控 重置
全部 补偿 寄存器
17 0
default 值
default 值
07fh 如果
LD
是 低 在 主控 重置,
3ffh 如果
LD
是 高 在 主控 重置
13
13
IDT72V265LA
16,384 x 18 - 位
选择
并行的 写 至 寄存器:
empty 补偿
全部 补偿
并行的 读 从 寄存器:
empty 补偿
全部 补偿
非 运作
写 记忆
读 记忆
非 运作
4672 drw 07
LD
0
0
X
1
1
1
0
WEN
0
1
1
0
X
1
1
REN
1
0
1
X
0
1
1
串行 变换 在 寄存器:
26 位 为 这 72v255la
28 位 为 这 72v265la
SEN
1
1
1
X
X
X
0
WCLK
X
X
X
X
RCLK
X
X
X
X
X
1 位 为 各自 rising wclk 边缘
开始 和 empty 补偿 (lsb)
ending 和 全部 补偿 (msb)
: 点此下载
