IRS20124S(pbf)
4 www.irf.com
静态的 电的 特性
V
偏差
(v
CC
, v
BS
) = 15v 和 t
一个
= 25°c 除非 否则 指定.
标识 定义 最小值 典型值 最大值 单位 Test 情况
V
IH
逻辑 高 输入 电压 2.5 — — Vcc=10~20V
V
IL
逻辑 低 输入 电压 — — 1.2
V
OH
高 水平的 输出 电压, v
偏差
– v
O
— — 1.2 Io=0A
V
OL
低 水平的 输出 电压, v
O
— — 0.1 Io=0A
UV
CC+
vcc 供应 uvlo 积极的 门槛 8.3 9.0 9.7
UV
cc-
vcc 供应 uvlo 负的 门槛 7.5 8.2 8.9
UV
BS+
高 一侧 好 uvlo 积极的 门槛 8.3 9.0 9.7
UV
bs-
高 一侧 好 uvlo 负的 门槛 7.5 8.2 8.9
I
QBS
高 一侧 安静的 电流 — — 1
I
QCC
低 一侧 安静的 电流 — — 4 V
DT
=V
cc
I
LK
高 至 低 一侧 泄漏 电流 — — 50 V
B
=V
S
=200V
I
IN+
逻辑 “1” 输入 偏差 电流 — 3 10 V
在
=3.3v
I
在-
逻辑 “0” 输入 偏差 电流 — 0 1.0 V
在
=0V
I
o+
输出 高 短的 电路 电流 (源) — 1.0 — Vo=0v, pw<10µs
I
o-
输出 低 短的 电路 电流 (下沉) — 1.2 — Vo=15v, pw<10µs
V
DT1
dt 模式 选择 门槛 1 0.8xvcc 0.89xvcc 0.97xvcc
V
DT2
dt 模式 选择 门槛 2 0.51xvcc 0.57xvcc 0.63xvcc
V
DT3
dt 模式 选择 门槛 3 0.32xvcc 0.36xvcc 0.40xvcc
V
DT4
dt 模式 选择 门槛 4 0.21xvcc 0.23xvcc 0.25xvcc
V
SOC+
积极的 oc 门槛 在 vs 0.75 1.0 1.25 OC
SET1
=3.22v
OC
设置
2=1.20
V
soc-
负的 oc 门槛 在 vs -1.25 -1.0 -0.75 OC
SET1
=3.22v
OC
SET2
=1.20v
µ
一个
毫安
V
V
一个
: 点此下载
