sx-一个 家族 fpgas
v5.1 1-3
routing resources
这 routing 和 interconnect resources 的 sx-一个 设备
是 在 这 顶 二 metal layers 在之上 这 逻辑 modules
(图示 1-1 在 页 1-1), 供应 最优的使用 的 硅,
因此 enabling 这 全部 floor 的 这 设备 至 是
spanned 和 一个 uninterrupted grid 的 逻辑 modules.
interconnection 在 these 逻辑 modules 是 达到
使用 这 actel 专利的 metal-至-metal 可编程序的
antifuse interconnect elements. 这 antifuses 是
正常情况下 打开 电路 和, 当 编写程序, 表格 一个
永久的 低-阻抗 连接.
clusters 和 superclusters 能 是 连接 通过 这
使用 的 二 革新的 local routing resources called
fastconnect 和 directconnect
,
这个 使能 极其
快 和 predictable interconnection 的 modules 在里面
clusters 和 superclusters (图示 1-5 在 页 1-4和
图示 1-6 在 页 1-4). 这个 routing architecture 也
dramatically 减少 这 number 的 antifuses 必需的 至
完全 一个 电路, ensuring 这 最高的 可能
效能, 这个 是 常常 必需的 在 产品 此类
作 快 counters, 状态 machines, 和 数据 path 逻辑. 这
interconnect elements (i.e., 这 antifuses 和 metal
轨道) 有 更小的 电容 和 更小的 阻抗 比
任何 其它 设备 的 类似的 capacity, leading 至 这 fastest
信号 传播 在 这 工业.
directconnect 是 一个 horizontal routing resource 那
提供 连接 从 一个 c-cell 至 它的 neighboring
r-cell 在 一个 给 supercluster. directconnect 使用 一个
hardwired 信号 path 需要 非 可编程序的
interconnection 至 达到 它的 快 信号 传播
时间 的 较少 比 0.1 ns.
fastconnect 使能 horizontal routing 在 任何
二 逻辑 modules 在里面一个 给 supercluster, 和
vertical routing 和 这 supercluster 立即
在下 它. 仅有的 一个 programmable 连接 是 使用 在 一个
fastconnect path, 传送 一个 最大 管脚-至-管脚
传播 时间 的 0.3ns.
在 增加 至 directconnect 和 fastconnect, 这
architecture 制造 使用 的 二 globally 朝向 routing
resources 知道 作 segmented routing 和 高-驱动
routing. 这 actel segmented routing 结构 提供
一个 多样性 的 追踪 长度 为 极其 快 routing
在 superclusters. 这精确的 结合体 的 追踪
长度 和 antifuses 在里面 各自 path 是 选择 用 这
100% 自动 放置-和-route 软件 至 降低
信号 传播 延迟.
这 一般 系统 的 routing 轨道 准许 任何 逻辑
单元 在 这 排列 至 是 连接 至 任何 其它 逻辑
或者 i/o 单元. 在里面 这个系统, 大多数 连接
典型地 需要 三 或者 更少的 antifuses, 结果 在
快 和 predictable 效能.
这 唯一的 local 和 一般 routing 结构 featured
在 sx-一个 设备 准许 100% 管脚-locking 和 全部 逻辑
utilization, 使能 concurrent 打印 电路 板
(pcb) 开发, 减少 设计 时间, 和 准许
designers 至 达到 效能 goals 和 最小
努力.
图示 1-4 •
cluster organization
类型 1 supercluster 类型 2 supercluster
cluster 1 cluster 1 cluster 2 cluster 1
r-cell c-cell
D0
D1
D2
D3
DB
A0 B0 A1 B1
Sa
Sb
Y
DirectConnect
输入
clka,
clkb,
内部的 逻辑
HCLK
CKS CKP
CLR
前
YDQ
Routed
数据 输入
S0
S1
: 点此下载
