AD7895
–9–
rev. 0
微处理器/微控制器 接口
这 ad7895 提供 一个 三-线 串行 接口 那 能 是
使用 为 连接 至 这 串行 端口 的 dsp processors 和
microcontrollers. 计算数量 6 通过 9 显示 这 ad7895
连接 至 一个 号码 的 不同的 微控制器 和 dsp
processors. 这 ad7895 accepts 一个 外部 serial 时钟, 和
作 一个 结果, 在 所有 接口 显示 here, 这 处理器/控制
是 配置 作 这 主控, 供应 这串行 时钟 和 这
ad7895 配置 作 这 从动装置 在 这 系统.
ad7895–8051 接口
图示 6 显示 一个接口 在 这 ad7895 和 这8XL51
微控制器. 这 8xl51 是 配置 为 它的 模式 0 串行
接口 模式. 这 图解 显示 这 simplest 表格 的 这
接口 在哪里 这 ad7895 是 这 仅有的 部分 连接 至 这
串行 端口 的 这 8xl51 和, 因此, 非 解码 的 这
串行 读 行动 是 必需的.
AD7895
SDATA
SCLK
BUSY
p3.0
p3.1
8x51/l51
p1.2
或者
INT1
图示 6. ad7895 至 8x51/l51 接口
至 碎片 选择 这 ad7895 在 系统 在哪里 更多 比 一个
设备 是 连接 至 这 8xl51’s 串行 端口, 一个 端口 位
配置 作 一个 输出, 从 一个 的 这 8xl51’s 并行的 端口
能 是 使用 至 门 在 或者 止 这 串行 时钟 至 这 ad7895. 一个
简单的 和 函数 在 这个 端口 位 和 这 串行 时钟 从
这 8xl51 将 提供 这个 函数. 这 端口 位 应当 是
高 至 选择 这 ad7895 和 低 当 它 是 不 选择.
这 终止 的 转换 是 监控 用 使用 这 busy 信号
那 是 显示 在 这 接口 图解 的 图示 6. 这 busy
线条 从 这 ad7895 是 连接 至 这 端口 p1.2 的 这
8xl51 所以这 busy 线条 能 是 polled 用 这 8xl51. 这BUSY
线条 能 是 连接 至 这 int1 线条 的 这 8xl51 如果 一个
中断驱动 系统 是 preferred. 这些 二 选项 是
显示 在 这 图解.
便条 也 那 这 ad7895 输出 这 msb 第一 在 一个 读
运作, 当 这 8xl51 expects 这 lsb 第一. 因此,
这 数据 这个 是 读 在 这 串行 缓存区 needs 至 是 后部-
ranged 在之前 这 准确无误的 数据 format 从 这 ad7895 呈现
在 这 accumulator.
这 串行 时钟 比率 从 这 8xl51 是 限制 至 significantly
较少 比 这 容许的 输入 串行 时钟 频率 和 这个
这 ad7895 能 运作. 作 一个 结果, 这 时间 至 读 数据
从 这 部分 将 的确 是 变长 比 这 转换 时间 的
这 部分. 这个意思 那 这 ad7895 不能 run 在 它的 最大
throughput比率 当 使用 和 这 8xl51.
ad7895–68hc11/l11 接口
一个 接口 电路 在 这 ad7895 和 这 68hc11/l11
微控制器 是 显示 在 图示 7. 为 这 接口 显示,
这 68l11 spi 端口 是 使用, 和 这 68l11 是 配置 在 它的
单独的-碎片 模式. 这 68l11 是 配置 在 这 主控 模式
和 它的 cpol 位 设置 至 一个 逻辑 零 和 它的 cpha 位 设置 至 一个
逻辑 一个. 作 和 这 previous 接口, 这 图解 显示 这
simplest 表格 的 这 接口 在哪里 这 ad7895 是 这 仅有的 部分
连接 至 这 串行 端口 的 这 68l11 和, 因此, 非
解码 的 这 串行 读 行动 是 必需的.
AD7895
SDATA
SCLK
BUSY
SCK
MISO
68hc11/l11
pc2 或者
IRQ
图示 7. ad7895 至 68hc11/l11 接口
once 又一次, 至 碎片 选择 这 ad7895 在 系统 在哪里 更多
比 一个 设备 是 连接 至 这 68hc11’s 串行 端口, 一个 端口
位 配置 作 一个 输出 从 一个 的 这 68hc11’s 并行的
端口 能 是 使用 至 门 在 或者 止 这 串行 时钟 至 这
ad7895. 一个 简单的 和 函数 在 这个 端口 位 和 这 串行
时钟 从 这 68l11 将 提供 这个 函数. 这 端口 位
应当 是 高 至 选择 这 ad7895 和 低 当 它 是 不
选择.
这 终止 的 转换 是 监控 用 使用 这 busy 信号
那 是 显示 在 这 接口 图解 的 图示 7. 和 这
busy 线条 从 这 ad7895 连接 至 这 端口 pc0 的 这
68HC11/l11, 这 busy 线条 能 是 polled 用 这 68hc11/l11.
这 busy 线条 能 是 连接 至 这
IRQ
线条 的 这
68hc11/l11 如果 一个 中断 驱动 系统 是 preferred. 这些
二 选项 是 显示 在 这 图解.
这 串行 时钟 比率 从 这 68hc11/l11 是 限制 至
significantly 较少 比 这 容许的 输入 串行 时钟 频率
和 这个 这 ad7895 能 运作. 作 一个 结果, 这 时间 至
读 数据 从 这 部分 将 的确 是 变长 比 这 变换器-
sion 时间 的 这 部分. 这个 意思 那 这 ad7895 不能 run
在 它的 最大 throughput 比率 当 使用 和 这 68hc11/l11.
ad7895–adsp-2103/5 接口
一个 接口 电路 在 这 ad7895 和 这 adsp-2103/5
dsp 处理器 是 显示 在 图示 8. 在 这 接口 显示, 这
rfs1 输出 从 这 adsp-2103/5s sport1 串行 端口 是
使用 至 门 这 串行 时钟 (sclk1) 的 这 adsp-2103/5
在之前 它 是 应用 至 这 sclk 输入 的 这 ad7895. 这
rfs1 输出 是 配置 为 起作用的 高 运作. 这 busy
线条 从 这 ad7895 是 连接 至 这
IRQ2
线条 的 这
adsp-2103/5 所以 那 在 这 终止 的 转换 一个 中断 是
发生 telling 这 adsp-2103/5 至 initiate 一个 读 运作.
这 接口 确保 一个 noncontinuous 时钟 为 这 ad7895’s
串行 时钟 输入 和 仅有的 十六 串行 时钟 脉冲 提供
和 这 串行 时钟 线条 的 这 ad7895 remaining 低 在
数据 transfers. 这 sdata 线条 从 这 ad7895 是 连接
至 这 dr1 线条 的 这 adsp-2103/5’s 串行 端口.
: 点此下载
