8
at17lv65/128/256/512/010/002/040
2321e–cnfg–06/03
fpga 主控 串行
模式 summary
这 i/o 和 逻辑 功能 的 任何 sram-为基础 fpga 是 established 用 一个 configura-
tion 程序. 这 程序 是 承载 也 automatically 在之上 电源-向上, 或者 在
command, 取决于 在 这 状态 的 这 fpga 模式 管脚. 在 主控 模式, 这 fpga
automatically 负载 这 配置 program 从 一个 外部 记忆. 这 at17lv
串行 配置 可擦可编程只读存储器 有 被 设计 为 兼容性 和 这 主控
串行 模式.
这个 文档 discusses 这 atmel at40k, at40kal 和 at94kal 产品 作
好 作 xilinx 产品.
控制 的
配置
大多数 连接 在 这 fpga 设备 和 这 at17lv 串行 可擦可编程只读存储器 是 sim-
ple 和 自-explanatory.
• 这 数据 输出 的 这 at17lv 序列 configurator 驱动 din 的 这 fpga 设备.
• 这 主控 fpga cclk 输出 驱动 这 clk 输入 的 这 at17lv 序列
configurator.
•the ceo
输出 的 任何 at17lv 序列 configurator 驱动 这 ce输入 的 这 next
configurator 在 一个 倾泻 chain 的 eeproms.
• ser_en
必须 是 连接 至 v
CC
(除了 在 isp).
•the 准备好
(1)
管脚 是 有 作 一个 打开-集电级 指示信号 的 这 设备的 重置
状态; 它 是 驱动 低 当 这 设备 是 在 它的 电源-在 重置 循环 和 released
(触发-陈述) 当 这 循环 是 完全.
便条: 1. 这个 管脚 是 不 有 为 这 at17lv65/128/256 设备.
cascading 串行
配置
EEPROMs
为 多样的 fpgas 配置 作 一个 daisy-chain, 或者 为 fpgas 需要 大 configu-
限定 memories, 倾泻 configurators 提供 额外的 记忆.
之后 这 last 位 从 这 第一 configurator 是 读, 这 时钟 信号 至 这 configurator
asserts 它的 ceo
输出 低 和 使不能运转 它的 数据 线条 驱动器. 这 第二 configurator
recognizes 这 低 水平的 在 它的 ce
输入 和 使能 它的 数据 输出.
之后 配置 是 完全, 这 地址 counters 的 所有 倾泻 configurators 是
重置 如果 这 重置
/oe 在 各自 configurator 是 驱动 至 它的 起作用的 (低) 水平的.
如果 这 地址 counters 是 不 至 是 重置 在之上 completion, 然后 这 重置
/oe 输入
能 是 系 至 它的 inactive (高) 水平的.
at17lv 序列 重置
Pol一个r它y
这 at17lv 序列 configurator 准许 这 用户 至 程序 这 重置 极性 作 也
重置/oe
或者 重置/oe. 这个 特性 是 supported 用 工业-标准 programmer
algorithms.
程序编制 模式
这 程序编制 模式 是 entered 用 bringing ser_en低. 在 这个 模式 这 碎片 能
是 编写程序 用 这 二-线 串行 总线. 这 程序编制 是 完毕 在 v
CC
供应
仅有的. 程序编制 超级的 电压 是 发生 inside 这 碎片.
备用物品 模式
这 at17lv 序列 configurators enter 一个 低-电源 备用物品 模式 whenever ce是
asserted 高. 在 这个 模式, 这 at17lv65/128/256 configurator 消费 较少 比
50 µa 的 电流 在 3.3v (100 µa 为 这 at17lv512/010 和 200 µa 为 这
at17lv002/040). 这 输出 仍然是 在 一个 高-阻抗 状态 regardless 的 这 状态
的 这 oe
输入.
: 点此下载
