修订 1.1
jan. 2004
7
r0201-bs62lv4006
BSI
BS62LV4006
写 cycle2
(1,6)
t
WC
t
CW
(11)
(2)
t
WP
t
AW
t
WHZ
(4,10)
t
作
t
DH
t
DW
D
在
D
输出
我们
CE
地址
(5)
t
OW
(7) (8)
(8,9)
注释:
1. 我们 必须 是 高 在 地址 transitions.
2. 这 内部的 写 时间 的 这 记忆 是 定义 用 这 overlap 的 ce 和 我们 低. 所有 信号
必须 是 起作用的 至 initiate 一个 写 和 任何 一个 信号 能 terminate 一个 写 用 going inactive.
这 数据 输入 建制 和 支撑 定时 应当 是 关联 至 这 第二 转变 边缘 的
这 信号 那 terminates 这 写.
3. t
WR
是 量过的 从 这 早期 的 ce 或者 我们 going 高 在 这 终止 的 写 循环.
4. 在 这个 时期, dq 管脚 是 在 这 输出 状态 所以 那 这 输入 信号 的 opposite 阶段
至 这 输出 必须 不 是 应用.
5. 如果 这 ce 低 转变 occurs 同时发生地 和 这 我们 低 transitions 或者 之后 这 我们
转变, 输出 仍然是 在 一个 高 阻抗 状态.
6. oe 是 continuously 低 (oe = V
IL
).
7. D
输出
是 这 一样 阶段 的 写 数据 的 这个 写 循环.
8. D
输出
是 这 读 数据 的 next 地址.
9. 如果 ce 是 低 在 这个 时期, dq 管脚 是 在 这 输出 状态. 然后 这 数据 输入 信号 的
opposite 阶段 至 这 输出 必须 不 是 应用 至 它们.
10. 这 参数 是 有保证的 但是 不 100% 测试.
11. T
CW
是 量过的 从 这 后来的 的 ce going 低 至 这 终止 的 写.
: 点此下载
