CY7C1381C
CY7C1383C
文档 #: 38-05238 rev. *b 页 7 的 36
ADSC
85 B4 A8 输入-
同步的
地址 strobe 从 控制, 抽样
在 这 rising 边缘 的 clk, 起作用的 低
.
当 asserted 低, 地址 提交
至 这 设备 是 captured 在 这 地址
寄存器. 一个
[1:0]
是 也 承载 在 这 burst
计数器. 当 adsp
和 adsc是 两个都
asserted, 仅有的 adsp
是 公认的
.
BWE
87 M4 A7 输入-
同步的
字节 写 使能 输入, 起作用的 低
.
抽样 在 这 rising 边缘 的 clk. 这个
信号 必须 是 asserted 低 至 conduct 一个
字节 写.
ZZ 64 T7 H11 输入-
异步的
zz “sleep” 输入, 起作用的 高
. 当
asserted 高 places 这 设备 在 一个
非-时间-核心的 “sleep” 情况 和 数据
integrity preserved. 为 正常的 运作,
这个 管脚 有 至 是 低 或者 left floating. zz 管脚
有 一个 内部的 拉-向下.
DQ
s
52,53,56,57,58,
59,62,63,68,69,
72,73,74,75,78,
79,2,3,6,7,8,9,
12,13,18,19,22,
23,24,25,28,29
k6,l6,m6,n6,k7
,l7,n7,p7,e6,f
6,g6,h6,d7,e7,
g7,h7,d1,e1,g
1,h1,e2,f2,g2,
h2,k1,l1,n1,p1
,k2,l2,m2,n2
m11,l11,k11,
j11,j10,k10,
l10,m10,d10,
e10,f10,g10,
d11,e11,f11,
g11,d1,e1,
f1,g1,d2,e2,
f2,g2,j1,k1,
l1,m1,j2,
k2,l2,m2,
i/o-
同步的
双向的 数据 i/o 线条
. 作 输入, 它们
喂养 在 一个 在-碎片 数据 寄存器 那 是
triggered 用 这 rising 边缘 的 clk. 作
输出, 它们 deliver 这 数据 包含 在
这 记忆 location 指定 用 这
地址 提交 在 这 previous
时钟 上升 的 这 读循环. 这 方向 的
这 管脚 是 控制 用 oe
. 当 oe是
asserted 低, 这 管脚 behave 作 输出.
当 高, dq
s
和 dqp
[a:d]
是 放置
在 一个 触发-状态 情况.
这 输出 是
automatically 触发-stated 在 这 数据
portion 的 一个 写 sequence, 在 这 第一
时钟 当 emerging 从 一个 deselected
状态, 和 当 这 设备 是 deselected,
regardless 的 这 状态 的 oe
.
DQP
[a:d]
51,80,1,30 p6,d6,d2,p2 n11,c11,c1,n1 i/o-
同步的
双向的 数据 parity i/o 线条.
functionally, 这些 信号 是 完全同样的 至
DQ
s
.
在 写 sequences, dqp
[a:d]
是
控制 用 bw
[a:d]
correspondingly.
模式 31 R3 R1 输入-静态的
选择 burst 顺序
. 当 系 至 地
选择 直线的 burst sequence. 当 系 至
V
DD
或者 left floating 选择 interleaved burst
sequence. 这个 是 一个 strap 管脚 和 应当
仍然是 静态的 在 设备 运作. 模式
管脚 有 一个 内部的 拉-向上.
V
DD
15,41,65,91 j2,c4,j4,r4,j6 d4,d8,e4,
e8,f4,f8,
g4,g8,h4,
h8,j4,j8,
k4,k8,l4,
l8,m4,m8
电源 供应
电源 供应 输入 至 这 核心 的 这
设备
.
cy7c1381c–pin 定义
(持续)
名字
TQFP
(3-碎片
使能)
BGA
(1-碎片
使能)
fBGA
(3-碎片
使能) i/o 描述
: 点此下载
