首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:818184
 
资料名称:CY7C1381C-100AC
 
文件大小: 564K
   
说明
 
介绍:
18-Mb (512K x 36/1M x 18) Flow-Through SRAM
 
 


: 点此下载
  浏览型号CY7C1381C-100AC的Datasheet PDF文件第5页
5
浏览型号CY7C1381C-100AC的Datasheet PDF文件第6页
6
浏览型号CY7C1381C-100AC的Datasheet PDF文件第7页
7
浏览型号CY7C1381C-100AC的Datasheet PDF文件第8页
8

9
浏览型号CY7C1381C-100AC的Datasheet PDF文件第10页
10
浏览型号CY7C1381C-100AC的Datasheet PDF文件第11页
11
浏览型号CY7C1381C-100AC的Datasheet PDF文件第12页
12
浏览型号CY7C1381C-100AC的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY7C1381C
CY7C1383C
文档 #: 38-05238 rev. *b 页 9 的 36
cy7c1383c:管脚 定义
名字
TQFP
(3-碎片
使能)
BGA
(1-碎片
使能)
fBGA
(3-碎片
使能) i/o 描述
一个
0
, 一个
1
, 一个 37,36,32,33,34,
35,42,43,44,45,
46,47,48,49,50,
80,81,82,99,100
p4,n4,a2,b2,
c2,r2,t2,a3,
b3,c3,t3,a5,
b5,c5,t5,a6,
b6,c6,r6,t6
r6,p6,a2,
a10,a11,b2,
b10,n6,p3,p4,
p8,p9,p10,
p11,r3,r4,
r8,r9,r10,r11
输入-
同步的
地址 输入 使用 至 选择 一个 的 这
1m 地址 locations
. 抽样 在 这 ris-
ing 边缘 的 这 clk 如果 adsp
或者 adsc
起作用的 低, 和 ce
1
,
CE
2
, 和
CE
3
[2]
抽样 起作用的. 一个
[1:0]
喂养 这 2-位 计数器.
BW
一个,
BW
B
93,94 l5,g3 b5,a4 输入-
同步的
字节 写 选择 输入, 起作用的 低
.
qualified 和 bwe
至 conduct 字节 写
至 这 sram. 抽样 在 这 rising 边缘 的
clk.
GW
88 H4 B7 输入-
同步的
global 写 使能 输入, 起作用的 低
.
当 asserted 低 在 这 rising 边缘 的
clk, 一个 global 写 是 安排 (所有 字节
是 写, regardless 的 这 值 在
BW
[a:b]
和 bwe).
BWE
87 M4 A7 输入-
同步的
字节 写 使能 输入, 起作用的 低
.
抽样 在 这 rising 边缘 的 clk. 这个
信号 必须 是 asserted 低 至 conduct 一个
字节 写.
CLK 89 K4 B6 输入-
时钟
时钟 输入
. 使用 至 俘获 所有
同步的 输入 至 这 设备. 也 使用
至 increment 这 burst 计数器 当 adv
asserted 低, 在 一个 burst 运作.
CE
1
98 E4 A3 输入-
同步的
碎片 使能 1 输入, 起作用的 低
.
抽样 在 这 rising 边缘 的 clk. 使用 在
conjunction 和 ce
2
和 ce
3
[2]
选择/deselect 这 设备. adsp
是 ignored
如果 ce
1
是 高.
CE
2
97 - B3 输入-
同步的
碎片 使能 2 输入, 起作用的 高
.
抽样 在 这 rising 边缘 的 clk. 使用 在
conjunction 和 ce
1
和 ce
3
[2]
选择/deselect 这 设备.
CE
3
[2]
92 - A6 输入-
同步的
碎片 使能 3 输入, 起作用的 低
.
抽样 在 这 rising 边缘 的 clk.
使用
conjunction 和 ce
1
CE
2
选择/deselect 这 设备.
OE
86 F4 B8 输入-
异步的
输出 使能, 异步的 输入,
起作用的 低
. 控制 这 方向 的 这
i/o 管脚. 当 低, 这 i/o 管脚 behave 作
输出. 当 deasserted 高, i/o 管脚
是 触发-陈述, 和 act 作 输入 数据 管脚. oe
是 masked 在 这 第一 时钟 的 一个 读
循环 当 emerging 从 一个 deselected
状态.
ADV
83 G4 A9 输入-
同步的
进步 输入 信号, 抽样 在 这
rising 边缘 的 clk
. 当 asserted, 它
automatically increments 这 地址 在 一个
burst 循环.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com