cy7c63000/cy7c63001
cy7c63100/cy7c63101
cy7c63200/cy7c63201
初步的
12
5.5 一般 目的 i/o 端口
接口 和 peripherals 是 安排 通过 12 gpio 信号. 这些 12 信号 是 分隔 在 二 端口: 端口 0 和 端口 1. port
0 包含 第八 线条 (p0.0–p0.7) 和 端口 1 包含 向上 至 eigth 线条 (p1.0–p1.7), 取决于 在 这 包装. 两个都 端口 能
是 accessed 用这 iord, iowr 和 iowx 说明. 这 端口 0 数据 寄存器 是 located 在 i/o 地址 0x00 当 这 端口
1 数据 寄存器 是 located 在 i/o 地址 0x01. 这 内容 的 两个都 寄存器 是 设置 高 在 一个 重置. 谈及 至
计算数量 5-7
和
5-8
为 这 formats 的 这 数据 寄存器. 在 增加 至 支承的 一般 输入/输出 功能, 各自 i/o 线条 能 触发 一个
中断 至 这 微控制器.请 谈及 至 这 中断 部分为 更多 详细信息.
各自 gpio 线条 包含 一个 内部的 16 k
Ω
电阻. 这个 电阻 提供 两个都 这 拉-向上 函数 和 回转 控制. 二 factors
govern 这 enabling 和 disabling 的 各自 电阻: 这 状态 的 它的 一个ssociated 端口 拉-向上 寄存器 位 和 这 状态 的 这 数据
寄存器 位. 这 控制 位 在 这 端口 拉-向上 寄存器 是 起作用的 低.
这 输出 是 高 当 一个 “1” 是 写 至 这 数据 寄存器 和 这 端口 拉-向上 寄存器 是 “0”. writing 一个 “0” 至 这数据 寄存器
将 使不能运转 这 拉-向上 电阻 和 输出 一个 低 regardless 的 这 设置 在 这 端口 拉-向上 寄存器. 这 输出 将 go至 一个
高-z 状态 如果 这 数据 寄存器 位 和 这 端口 拉-向上 寄存器 位 是 两个都 “1”.
图示 5-9
illustrates 这 块 图解 的 一个
i/o 线条. 这 端口 isink 寄存器 是 使用 至 控制 这 输出 电流 水平的 和 它 是 described 后来的 在 这个 部分.
表格 5-2
是 这
输出 控制 真实 表格.
图示 5-6. 计时器 块 图解
7 6 5 4 3 2 1 0
r/w r/w r/w r/w r/w r/w r/w r/w
p0.7 p0.6 p0.5 p0.4 p0.3 p0.2 p0.1 p0.0
图示 5-7. 端口 0 数据 寄存器 (地址 0x00)
7 6 5 4 3 2 1 0
r/w r/w r/w r/w r/w r/w r/w r/w
p1.7 p1.6 p1.5 p1.4 p1.3 p1.2 p1.1 p1.0
图示 5-8. 端口 1 数据 寄存器 (地址 0x01)
10
97
8
5
6
4
3
2
10
结晶 时钟/6
1.024 ms 中断
128
µ
s 中断
至 计时器 寄存器
8
: 点此下载
