cy7c63000/cy7c63001
cy7c63100/cy7c63101
cy7c63200/cy7c63201
初步的
13
至 配置 一个 gpio 管脚 作 一个 输入, 一个 “1” 应当 是 写 至 这 端口 数据 寄存器 位 作sociated 和 那 管脚 至 使不能运转 这
拉 向下 函数 的 这 isink dac (看
图示 5-9
).当 这 端口 数据 寄存器 是 读, 这 位 值 将 是 一个 “1” 如果 这 电压
在 这 管脚 是 更好 比 这 施密特 触发 门槛 和 “0” 如果 在下 这 门槛. 在 产品 在哪里 一个 内部的 拉-向上 是
必需的, 这 16k-
Ω
拉-向上 电阻 能 是engaged 用writing 一个 “0” 至 这 适合的 位 在 这 端口 拉-向上 寄存器.
两个都 端口 0 和 端口 1 拉-向上 寄存器 是 写 仅有的 (看
计算数量 5-10
和
5-11
). 端口 0 拉-向上 是 located 在 i/o 地址 0x08
和 端口 1 拉-向上 是编排 至 地址 0x09. 这 内容 的 这 端口拉-向上 寄存器 是 cleared 在 重置, 准许 这
输出 至 是 控制 用 这 状态 的 这 数据 寄存器. 这 端口 拉-向上 寄存器 也 选择 这 polarity 的 转变 那
发生 一个 gpio 中断. 一个 “0” 选择 一个 高 至 低 转变 当 一个 “1” 选择 一个 低 至 高 转变.
writing 一个 “0” 至 这 数据 寄存器 将 驱动 这 输出 低. instead 的 供应 一个 fixed 输出 驱动, 这usb 控制 准许
这 用户 至 选择 一个 输出 下沉 电流 水平的 为 各自 i/o 管脚. 这 下沉 电流 的 各自 输出 是 控制 用 一个 专心致志的端口
isink 寄存器. 这 更小的 4 位 的 这个 寄存器 包含 一个 代号 selecting 一个 的 十六 下沉 电流 水平. 这 upper 4 位的 这
寄存器 是 ignored. 这 format 的 这 端口 isink 寄存器 是 显示 在
图示 5-12
.
图示 5-9. 块 图解 的 一个 i/o 线条
表格 5-2. 输出 控制 真实 表格
数据 寄存器 端口 拉-向上 寄存器 输出 在 i/o 管脚
0 0 下沉 电流 (‘0’)
0 1 下沉 电流 (‘0’)
1 0 拉-向上 电阻 (‘1’)
1 1 hi-z
7 6 5 4 3 2 1 0
W W W W W W W W
拉 p0.7 拉 p0.6 拉 p0.5 拉 p0.4 拉 p0.3 拉 p0.2 拉 p0.1 拉 p0.0
图示 5-10. 端口 0 拉-向上 寄存器 (地址 0x08)
7 6 5 4 3 2 1 0
W W W W W W W W
拉 p1.7 拉 p1.6 拉 p1.5 拉 p1.4 拉 p1.3 拉 p1.2 拉 p1.1 拉 p1.0
图示 5-11. 端口 1 拉-向上 寄存器 (地址 0x09)
GPIO
管脚
V
CC
Isink
DAC
端口 isink
寄存器
端口 数据
寄存器
端口 拉-向上
寄存器
16 k
Ω
施密特
触发
数据 总线
: 点此下载
