首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:835071
 
资料名称:IDT72V2105L10PFI
 
文件大小: 237K
   
说明
 
介绍:
3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO 131,072 x 18 262,144 x 18
 
 


: 点此下载
  浏览型号IDT72V2105L10PFI的Datasheet PDF文件第4页
4
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第5页
5
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第6页
6
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第7页
7

8
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第9页
9
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第10页
10
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第11页
11
浏览型号IDT72V2105L10PFI的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
8
商业的 和 工业的 温度 范围
idt72v295/72v2105 3.3v 高 密度 cmos
supersync 先进先出
TM
131,072 x 18, 262,144 x 18
号码 的
words 在
先进先出
0
1 至 n
(1)
(n+1) 至 65,536
65,537 至 (131,072-(m+1))
(131,072-m)
(2)
至 131,071
131,072
0
1 至 n
(1)
(n+1) 至 131,072
131,073 至 (262,144-(m+1))
(262,144-m)
(2)
至 262,143
262,144
表格 ii
状态 flags 为 fwft 模式
IDT72V295 IDT72V2105
FF PAF HF PAE EF
HHHL L
HHHL H
HHHH H
HHLH H
HLLHH
LLLHH
表格 i
状态 flags 为 idt 标准 模式
4668 drw 05
0
1 至 n+1
(1)
(n+2) 至 65,537
(131,073-m)
(2)
至 131,072
131,073
0
1 至 n+1
(1)
(n+2) 至 131,073
131,074 至 (262,145-(m+1))
(262,145-m)
(2)
至 262,144
262,145
IR PAF HF
PAE
或者
LHHLH
LHHLL
LHHHL
LHL HL
LLL HL
HL L H L
IDT72V295 IDT72V2105
号码 的
words 在
先进先出
(
1)
65,538 至(131,073-(m+1))
注释:
1. n = empty 补偿, default 值: n = 127 当 并行的 补偿 加载 是 选择 或者 n = 1,023 当 串行 补偿 加载 是 选择.
2. m = 全部 补偿, default 值: m = 127 当 并行的 补偿 加载 是 选择 或者 m = 1,023 当 串行 补偿 加载 是 选择.
注释:
1. n = empty 补偿, default 值: n = 127 当 并行的 补偿 加载 是 选择 或者 n = 1,023 当 串行 补偿 加载 是 选择.
2. m = 全部 补偿, default 值: m = 127 当 并行的 补偿 加载 是 选择 或者 m = 1,023 当 串行 补偿 加载 是 选择.
程序编制 标记 补偿
全部 和 empty 标记 补偿 值 是 用户 可编程序的. 这
idt72v295/72v2105 有 内部的 寄存器 为 这些 补偿. default 设置-
tings 是 陈述 在 这 footnotes 的 表格 1 和 表格 2. 补偿 值 能
是 编写程序 在 这 先进先出 在 一个 的 二 方法; 串行 或者 并行的 加载
方法. 这 选择 的 这 加载 方法 是 完毕 使用 这
LD
(加载)
管脚. 在 主控 重置, 这 状态 的 这
LD
输入 确定 whether 串行
或者 并行的 标记 补偿 程序编制 是 使能. 一个 高 在
LD
在 主控
重置 选择 串行 加载 的 补偿 值 和 在 增加, sets 一个 default
PAE
补偿 值 的 3ffh (一个 门槛 1,023 words 从 这 empty
boundary), 和 一个 default
PAF
补偿 值 的 3ffh (一个 门槛 1,023 words
从 这 全部 boundary). 一个 低 在
LD
在 主控 重置 选择 并行的
加载 的 补偿 值, 和 在 增加, sets 一个 default
PAE
补偿 值 的
07fh (一个 门槛 127 words 从 这 empty boundary), 和 一个 default
PAF
补偿 值 的 07fh (一个 门槛 127 words 从 这 全部 boundary). 看
图示 3,
补偿 寄存器 location 和 default 值
.
在 增加 至 加载 补偿 值 在 这 先进先出, 它 也 可能 至 读
这 电流 补偿 值. 它 是 仅有的 可能 至 读 补偿 值 通过 并行的
读.
图示 4,
可编程序的 标记 补偿 程序编制 sequence
, summa-
rizes 这 控制 管脚 和 sequence 为 两个都 串行 和 并行的 程序编制
模式. 为 一个 更多 详细地 描述, 看 discussion 那 跟随.
这 补偿 寄存器 将 是 编写程序 (和 reprogrammed) 任何 时间
之后 主控 重置, regardless 的 whether 串行 或者 并行的 程序编制
有 被 选择.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com