idt54/74fct388915t 70/100/133/150
3.3v 低 skew pll-为基础 cmos 时钟 驱动器 军队 和 商业的 温度 范围
9.8 2
管脚 配置
plcc/lcc
顶 视图
管脚 描述
SSOP
顶 视图
3052 drw 03
5
6
7
8
9
10
V
CC
oe/rst
反馈
1
2
3
4
20
19
18
17
16
1514
13
Q4
12
11
地
q/2
ref_sel
同步(0)
V
CC
(一个)
LF
V
CC
地
Q3
V
CC
Q2
地
地(一个)
锁
Q5
2Q
so28-7
21
22
23
24
同步(1)
freq_sel
地
Q0
V
CC
Q1
地
pll_en
25
26
27
28
oe/rst
V
CC
Q5
地
Q4
V
CC
2Q
q/2
地
Q3
V
CC
Q2
地
锁
pll_en
地
Q1
V
CC
Q0
地
freq_sel
FEEDBK
ref_sel
同步(0)
V
CC
(一个)
LF
地(一个)
同步(1)
284 3 2 1 27 26
25
24
23
22
21
20
19
5
6
7
8
9
10
11
12 13 14 15 16 17 18
j28-1,
l28-1
3052 drw 02
管脚 名字 i/o 描述
同步(0) I 涉及 时钟 输入.
同步(1) I 涉及 时钟 输入.
ref_sel I chooses 涉及 在 同步 (0) &放大; 同步 (1). (谈及 至 函数的 块 diagram).
freq_sel I 选择 在
÷
1 和
÷
2 频率 选项. (谈及 至 函数的 块 图解).
反馈 I 反馈 输入 至 阶段 探测器.
LF I 输入 为 外部 循环 过滤 连接.
q0-q4 O 时钟 输出.
Q5
O inverted 时钟 输出.
2Q O 时钟 输出 (2 x q 频率).
q/2 O 时钟 输出 (q 频率
÷
2).
锁 O indicates 阶段 锁 有 被 达到 (高 当 锁).
oe/
RST
I 异步的 重置 (起作用的 低) 和 输出 使能 (起作用的 高). 当 high, 输出 是
使能. 当 低, 输出 是 在 高 阻抗.
pll_en I 使不能运转 阶段-锁 为 低 频率 测试. (谈及 至 函数的 块 图解).
3052 tbl 01
: 点此下载
