ST16C2450
áç
áçáç
áç
2.97v 至 5.5v duart
rev. 4.0.0
6
1.0 产品 描述
这 st16c2450 (2450) integrates 这 功能 的 二 16c450 普遍的 asynchrounous 接受者 和
传输者 (uart). 各自 uart 是 independently 控制 having 它的 自己的 设置 的 设备 配置
寄存器. 这 2450 提供 串行 异步的 receive 数据 同步, 并行的-至-串行 和 串行-至-
并行的 数据 conversions 为 两个都 这 传输者 和 接受者 sections. 这些 功能 是 需要 为
converting 这 串行 数据 stream 在 并行的 数据 那 是 必需的 和 数字的 数据 系统. 同步
为 这 串行 数据 stream 是 accomplished 用 adding 星t 和 stops 位 至 这 transmit 数据 至 表格 一个 数据
character (character orientated 协议). 数据 integrity 是 保证 用 attaching 一个 parity 位 至 这 数据
character. 这 parity 位 是 审查 用 这 接受者 为 任何 传递 位 errors. 这 电子的 电路系统 至
提供 所有 这些 功能 是 fairly complex 特别 当 制造的 在 一个 单独的 整体的 硅 碎片.
这 2450 代表 此类 一个 integration 和 非常 增强 特性. 这 2450 是 fabricated 和 一个
先进的 cmos 处理. 这 2450 是 有能力 的 运作 向上 至 1.5 mbps 和 一个 24 mhz 时钟. 和 一个 crystal
或者 external 时钟 输入 的 14.7456 mhz 这 用户 能 选择 数据 比率 向上 至 921.6 kbps.
2.0 函数的 描述
2.1 cpu 接口
这 cpu 接口 是 8 数据 位 宽 和 3 地址 线条 和 控制 信号 至 execute 数据 总线 读 和
写 transactions. 这 2450 数据 接口 支持 这 intel 兼容 类型 的 cpus 和 它 是 兼容 至
这 industry 标准 16c450 uart. 非 时钟 (振荡器 也不 外部 时钟) 是 必需的 至 运作 一个 数据 总线
transaction. 各自 总线 循环 是 异步的 使用 cs#, ior# 和 iow# 信号. 两个都 uart 途径 share
这 一样 数据 总线 为 host 行动. 这 数据 总线 interconnections 是 显示 在图示 3.
.
2.2 设备 重置
这 重置 输入 resets 这 内部的 寄存器 和 这 串行 接口 输出 在 两个都 途径 至 它们的 default
状态 (看Ta b l e 8 ). 一个 起作用的 高 脉冲波 的 在 least 40 ns 持续时间 将 是 必需的 至 活动 这 重置 函数
在 这 设备.
F
IGURE
3. st16c2450 d
ATA
B
美国
I
NTERCONNECTIONS
VCC
VCC
OP2A#
DSRA#
CTSA#
RTSA#
DTRA#
RXA
TXA
RIA#
CDA#
OP2B#
DSRB#
CTSB#
RTSB#
DTRB#
RXB
TXB
RIB#
CDB#
地
A0
A1
A2
uart_csa#
uart_csb#
IOR#
IOW#
D0
D1
D2
D3
D4
D5
D6
D7
A0
A1
A2
CSA#
CSB#
D0
D1
D2
D3
D4
D5
D6
D7
IOR#
IOW#
UART
频道 一个
UART
频道 b
uart_intb
uart_inta
INTB
INTA
uart_重置 重置
rs-232 串行 接口
rs-232 串行 接口
: 点此下载
