9/16
M48Z32V
写 模式
这 m48z32v 是 在 这 写 模式 whenever w
和 e是 低. 这 开始 的 一个 写 是 关联
从 这 latter occurring 下落 边缘 的 w
或者 e. 一个
写 是 terminated 用 这 早期 rising 边缘 的
W
或者 e. 这 地址 必须 是 使保持 有效的 通过-
输出 这 循环. e
或者 w必须 返回 高 为 一个 迷你-
mum 的 t
EHAX
从 碎片 使能 或者 t
WHAX
从
写 使能 较早的 至 这 initiation 的 另一
读 或者 写 循环. 数据-在 必须 是 有效的 t
d-
VWH
较早的 至 这 终止 的 写 和 仍然是 有效的 为
t
WHDX
afterward. g应当 是 保持 高 在
写 循环 至 避免 总线 contention; 虽然, 如果
这 输出 总线 有 被 使活动 用 一个 低 在 e
和 g, 一个 低 在 w将 使不能运转 这 输出 t
WLQZ
之后 wfalls.
图示 7. 写 使能 控制, 写 模式 交流 波形
图示 8. 碎片 使能 控制, 写 模式 交流 波形
AI05662
tAVAV
tWHAX
tDVWH
数据 输入
a0-a14
E
W
dq0-dq7
有效的
tAVWH
tWLWH
tAVWL
tWLQZ
tWHDX
tWHQX
AI00927
tAVAV
tEHAX
tDVEH
a0-a14
E
W
dq0-dq7
有效的
tAVEH
tAVEL
tAVWL
tELEH
tEHDX
数据 输入