renesas lsis
262144-biT(32768-word 用 8-biT) cmos sTATic 内存
m5m5256dfp,vp-55ll,-70ll,-70lli,
-55xl,-70xl
6
Wr它e cycle ( /s 控制 模式)
tsu(s) trec(w)
th(d)
tCW
(便条 5)
(便条 3)
(便条 3)
tsu(一个)
(便条 4)
tsu(d)
DATA在
稳固的
DQ1~8
/s
/w
一个0~14
便条 3 : hatching indicates 这 状态 是 "don't 小心".
5: if/w 变得 lowsimultaneouslywith 或者 较早的 至 /s, 这 输出 仍然是 在 这 高 阻抗 状态.
6: don't apply在verted phase 信号 externally当dq 管脚 是 输出 模式.
4: writing is executed 在 overlap of/s 和 /w low.
7: ten, tdis 是 periodically抽样 和 是 不 100% 测试.
(4) mEASURement 情况
输入 pulse level.............. vIH=2.4v,vIL=0.6v
输入rise 和 下降 时间 ..... 5ns
涉及 水平的 ................ vOH=VOL=1.5v
输出 加载 ...................... fig.1CL=50pF(-55ll,-55xl )
CL=100pF(-70ll,-70lli,-70xl )
CL=5pF(为 ten,tdis)
Transition ismeasured±500mv 从steady
state voltage.(为 ten,tdis)
Vcc
DQ
C
L
Fig.1 输出 加载
1.8k
Ω
990
Ω
(包含
scope 和 jig)
: 点此下载
