fedd51v17405f-01
1
半导体
MSM51V17405F
9/17
注释: 1. 一个 开始-向上 延迟 的 200
µ
s 是 必需的 之后 电源-向上, followed 用 一个 最小 的 第八 initialization
循环 (
RAS
-仅有的 refresh 或者
CAS
在之前
RAS
refresh) 在之前 恰当的 设备 运作 是 达到.
2. 这 交流 特性 假设 t
T
= 2ns.
3. V
IH
(最小值.) 和 v
IL
(最大值.) 是 涉及 水平 为 测量 输入 定时 信号. 转变 时间 (t
T
)
是 量过的 在 v
IH
和 v
IL
.
4. -50 是 量过的 和 一个 加载 电路 相等的 至 1 ttl 加载 和 50pf, 和 -60/-70 是 量过的 和 一个
加载 电路 相等的 至 1 ttl 加载 和 100pf.
5. 运作 在里面 这 t
RCD
(最大值.) 限制 确保 那 t
RAC
(最大值.) 能 是 符合.
t
RCD
(最大值.) 是 指定 作 一个 涉及 要点 仅有的. 如果 t
RCD
是 更好 比 这 指定 t
RCD
(最大值.) 限制,
然后 这 进入 时间 是 控制 用 t
CAC
.
6. 运作 在里面 这 t
RAD
(最大值.) 限制 确保 那 t
RAC
(最大值.) 能 是 符合.
t
RAD
(最大值.) 是 指定 作 一个 涉及 要点 仅有的. 如果 t
RAD
是 更好 比 这 指定 t
RAD
(最大值.) 限制,
然后 这 进入 时间 是 控制 用 t
AA
.
7. t
CEZ
(最大值.), t
REZ
(最大值.), t
WEZ
(最大值.), 和 t
OEZ
(最大值.) 定义 这 时间 在 这个 这 输出 达到 这
打开 电路 情况 和 是 不 关联 至 输出 电压 水平.
8. t
CEZ
, 和 t
REZ
必须 是 satisfied 为 打开 电路 情况.
9. t
RCH
或者 t
RRH
必须 是 satisfied 为 一个 读 循环.
10. t
WCS
, t
CWD
, t
RWD
, t
AWD
和 t
CPWD
是 不 restrictive 运行 参数. 它们 是 包含 在 这 数据
薄板 作 电的 特性 仅有的. 如果 t
WCS
≥
t
WCS
(最小值.), 然后 这 循环 是 一个 early 写 循环 和
这 数据 输出 将 仍然是 打开 电路 (高 阻抗) 全部地 这 全部 循环. 如果 t
CWD
≥
t
CWD
(最小值.), t
RWD
≥
t
RWD
(最小值.), t
AWD
≥
t
AWD
(最小值.) 和 t
CPWD
≥
t
CPWD
(最小值.), 然后 这 循环 是 一个 读 modify
写 循环 和 数据 输出 将 包含 数据 读 从 这 选择 cell; 如果 neither 的 这 在之上 sets 的
情况 是 satisfied, 然后 这 情况 的 这 数据 输出 (在 进入 时间) 是 indeterminate.
11. 这些 参数 是 关联 至 这
CAS
, leading edges 在 一个 early 写 循环, 和 至 这
我们
leading 边缘 在 一个
OE
控制 写 循环, 或者 一个 读 modify 写 循环.
12.
这 测试 模式 是 initiated 用 performing 一个
我们
和
CAS
在之前
RAS
refresh 循环. 这个 模式 是
latched 和 仍然是 在 效应 直到 这 exit 循环 是 发生. 在 一个 测试 ca9 和 ca10 是 不 使用 和
各自 dq 管脚 now 进入 4-位 locations. 自从 所有 4 dq 管脚 是 使用, 一个 总的 16 数据 位 能 是 写
在 并行的 在 这 记忆 排列. 在 一个 读 循环, 如果 4 数据 位 是 equal, 这 dq 管脚 将 表明 一个
高 水平的. 如果 这 4 数据 位 是 不 equal, 这 dq 管脚 将 表明 一个 低 水平的. 这 测试 模式 是 cleared
和 这 记忆 设备 returned 至 它的 正常的 运行 状态 用 performing 一个
RAS
-仅有的 refresh 循环
或者 一个
CAS
在之前
RAS
refresh 循环.
13. 在 一个 测试 模式 读 循环, 这 值 的 进入 时间 参数 是 delayed 为 5ns 为 这 指定 值.
这些 参数 应当 是 指定 在 测试 模式 循环 用 adding 这 在之上 值 至 这 指定
值 在 这个 数据 薄板.
: 点此下载
