XRT8001
8
rev. 1.01
位 2 通过 5: 这 四 (4) 位 地址 值
(labeled a0, a1, a2 和 a3)
这 next 四 rising edges 的 这 sclk 信号 将 时钟
在 这 4-位 地址 值 为 这个 particular 读 (或者
写) 运作. 这 地址 选择 这 command
寄存器, 在里面 这 xrt8001, 那 这 用户 将 也
是 读 数据 从, 或者 writing 数据 至. 这 用户 必须
供应 这 地址 位 至 这 sdi 输入 管脚 在 ascend-
ing 顺序 和 这 lsb (least 重大的 位) 第一.
位 6 和 7:
这 next 二 位, a4 和 a5, 必须 是 设置 至 “0”, 作
显示 在 图示 19.
位 8 - a6
这 值 的 “a6” 是 一个 “don’t care”. once 这些 第一
第八 位 有 被 写 在 这 微处理器
串行 接口, 这 subsequent action 取决于 在之上
whether 这 电流 运作 是 一个 “read” 或者 “write”
运作.
读 运作
once 这 last 地址 位 (a3) 有 被 clocked 在
这 sdi 输入, 这 “read” 运作 将 proceed 通过
一个 空闲 时期, lasting 三 sclk 时期. 在 这
下落 边缘 的 sclk 循环 #8 (看 图示 19) 这 串行
数据 输出 信号 (sdo) 变为 起作用的. 在 这个 要点
这 用户 能 begin 读 这 数据 内容 的 这
addressed command 寄存器 (在 地址 [a3, a2,
a1, a0]) 通过 这 sdo 输出 管脚. 这 微处理器
串行 接口 将 输出 这个 5-位 数据 文字 (d0
通过 d4) 在 ascending 顺序 (和 这 lsb 第一), 在
这 下落 edges 的 这 sclk 管脚. 作 一个 consequence,
这 数据 (在 这 sdo 输出 管脚) 将 是 sufficiently
稳固的 为 读 (用 这 微处理器), 在 这 非常
next rising 边缘 的 这 sclk 管脚.
1.0 运行 这 微处理器 串行
接口
这 xrt8001 串行 接口 是 一个 简单的 四-线
接口 那 是 兼容 和 许多 的 这
微控制器 有 在 这 market. 这个 接口
组成 的 这 下列的 信号:
CSB - 碎片 选择 (起作用的 低)
SCLK - 串行 时钟
SDI - 串行 数据 输入
SDO - 串行 数据 输出
使用 这 微处理器 串行 接口
这 下列的 说明, 为 使用 这 micropro-
cessor 串行 接口, 是 最好的 理解 用
referring 至 这 图解 在 图示 19.
在 顺序 至 使用 这 微处理器 串行 接口
这 用户 必须 第一 提供 一个 时钟 信号 至 这
sclk 输入 管脚. afterwards, 这 用户 将 initiate 一个
“read” 或者 “write” 运作 用 asserting 这 “active-
low” 碎片 选择 输入 管脚 (csb). 它 是 重要的 至
assert 这 csb 管脚 (e.g., toggle 它 “low”) 在 least
50ns 较早的 至 这 非常 第一 rising 边缘 的 这 时钟
信号.
once 这 csb 输入 管脚 有 被 asserted, 这 类型 的
运作 和 这 目标 寄存器 地址 必须 now 是
指定 用 这 用户. 这 用户 提供 这个 informa-
tion 至 这 微处理器 串行 接口 用 writing
第八 串行 位 的 数据 在 这 sdi 输入. 便条: 各自
的 这些 位 将 是 “clocked” 在 这 sdi 输入 在 这
rising 边缘 的 sclk. 这些 第八 位 是 identified 和
描述 在下.
位 1 - “r/w” (读/写) 位
这个 位 将 是 clocked 在 这 sdi 输入 在 这 第一
rising 边缘 的 sclk (之后 csb 有 被 asserted).
这个 位 indicates whether 这 电流 运作 是 一个
“read” 或者 “write” 运作. 一个 “1” 在 这个 位 specifies
一个 “read” 运作; whereas, 一个 “0” 在 这个 位 specifies
一个 “write” 运作.
: 点此下载
