XRT8001
9
rev. 1.01
CSB
SCLK
SDI
r/w A0 A1
A2
A3
0
0 A6
D0 D1 D2 D3 D4 D5 D6 D7
D0
D1 D2 D3
D4
0
0
0
SDO
高 z
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
注释:
a4 和 a5 是 总是 “0”.
r/w = “1” 为 “read” 行动
r/w = “0” 为 “write” 行动
- denotes 一个 “don’t care” 值
simplified 接口 选项
这 用户 能 使简化 这 设计 的 这 电路系统
连接 至 这 微处理器 串行 接口 用
tying 两个都 这 sdo 和 sdi 管脚 一起, 和 读
数据 从 和/或者 writing 数据 至 这个 “combined” 信号.
这个 simplification 是 可能 因为 仅有的 一个 的
这些 信号 是 起作用的 在 任何 给 时间. 这 inactive
信号 将 是 触发-陈述.
图示 6. 微处理器 串行 接口 数据 结构
写 运作
once 这 last 地址 位 (a3) 有 被 clocked 在
这 sdi 输入, 这 “write” 运作 将 proceed 通过
一个 空闲 时期, lasting 三 sclk 时期. 较早的 至 这
rising 边缘 的 sclk 循环 # 9 (看 图示 6) 这 用户
必须 begin 至 应用 这 8-位 数据 文字, 那 he/she
wishes 至 写 至 这 微处理器 串行 接口,
面向 这 sdi 输入 管脚. 这 微处理器 串行
接口 将 获得 这 值 在 这 sdi 输入 管脚, 在 这
rising 边缘 的 sclk. 这 用户 必须 应用 这个 文字 (d0
通过 d7) serially, 在 ascending 顺序 和 这 lsb
第一.
: 点此下载
