R
xc3000 序列 地方 可编程序的 门 arrays
7-6 十一月 9, 1998 (版本 3.1)
详细地 函数的 描述
这 perimeter 的 configurable 输入/输出 blocks (iobs)
提供 一个 可编程序的 接口 在 这 内部的
逻辑 排列 和 这 设备 包装 管脚. 这 排列 的 con-
figurable 逻辑 blocks (clbs) 执行 用户-指定 逻辑
功能. 这 interconnect resources 是 编写程序 至
表格 网络, carrying 逻辑 信号 among blocks, analo-
gous 至 打印 电路 板 查出 连接 msi/ssi
包装.
这 块 逻辑 功能 是 执行 用 编写程序
看-向上 tables. 函数的 选项 是 执行 用 pro-
gram-控制 multiplexers. interconnecting 网络
在 blocks 是 执行 和 metal 部分
joined 用 程序-控制 通过 晶体管.
这些 fpga 功能 是 established 用 一个 配置
程序 这个 是 承载 在 一个 内部的, distributed 排列
的 配置 记忆 cells. 这 配置 程序
是 承载 在 这 设备 在 电源-向上 和 将 是 reloaded
在 command. 这 fpga 包含 逻辑 和 控制 信号
至 执行 自动 或者 被动的 配置. 程序
数据 将 是 也 位 串行 或者 字节 并行的. 这 开发-
ment 系统 发生 这 配置 程序 位-
stream 使用 至 配置 这 设备. 这 记忆 加载
处理 是 独立 的 这 用户 逻辑 功能.
配置 记忆
这 静态的 记忆 cell 使用 为 这 配置 记忆
在 这 地方 可编程序的 门 排列 有 被 设计
specifically 为 高 可靠性 和 噪音 免除. integrity
的 这 设备 配置 记忆 为基础 在 这个 设计 是
使确信 甚至 下面 adverse 情况. 作 显示 在
图示 3, 这 基本 记忆 cell 组成 的 二 cmos
反相器 加 一个 通过 晶体管 使用 为 writing 和 读
cell 数据. 这 cell 是 仅有的 写 在 配置 和
仅有的 读 在 readback. 在 正常的 运作, 这
cell 提供 持续的 控制 和 这 通过 晶体管 是
止 和 做 不 影响 cell 稳固. 这个 是 quite 不同的
从 这 运作 的 常规的 记忆 设备, 在
这个 这 cells 是 frequently 读 和 rewritten.
P9 P8 P7 P6 P5 P4 P3 P2 GNDPWR
DN
P11
P12
P13
U61
TCL
KIN
ADACABAA
3-状态 缓存区 和 进入
至 horizontal 长 线条
configurable 逻辑
Blocks
interconnect 范围
BBBA
框架 pointer
配置 记忆
i/o blocks
X3241
图示 2: 地方 可编程序的 门 排列 结构.
它 组成 的 一个 perimeter 的 可编程序的 i/o blocks, 一个 核心 的 configurable 逻辑 blocks 和 它们的 interconnect resources.
这些 是 所有 控制 用 这 distributed 排列 的 配置 程序 记忆 cells.
: 点此下载
