R
十一月 9, 1998 (版本 3.1) 7-7
xc3000 序列 地方 可编程序的 门 arrays
7
这 记忆 cell 输出 q 和 q 使用 地面 和 v
CC
lev-
els 和 提供 持续的, 直接 控制. 这 额外的
电容的 加载 一起 和 这 absence 的 地址
解码 和 sense 放大器 提供 高 稳固 至 这
cell. 预定的 至 这 结构 的 这 配置 记忆 cells,
它们 是 不 影响 用 extreme 电源-供应 excursions
或者 非常 高 水平 的 alpha particle 辐射. 在 可靠性
测试, 非 软 errors 有 被 observed 甚至 在 这
存在 的 非常 高 doses 的 alpha 辐射.
这 方法 的 加载 这 配置 数据 是 可选择的.
二 方法 使用 串行 数据, 当 三 使用 字节-宽
数据. 这 内部的 配置 逻辑 运用 framing infor-
mation, embedded 在 这 程序 数据 用 这 开发
系统, 至 直接 记忆-cell 加载. 这 串行-数据
framing 和 长度-计数 preamble 提供 程序编制
兼容性 为 mixes 的 各种各样的 fpga 设备 设备 在 一个
同步的, 串行, daisy-chain fashion.
i/o 块
各自 用户-configurable iob 显示 在图示 4, 提供 一个
接口 在 这 外部 包装 管脚 的 这 设备
和 这 内部的 用户 逻辑. 各自 iob 包含 两个都 regis-
tered 和 直接 输入 paths. 各自 iob 提供 一个 程序-
mable 3-状态 输出 缓存区, 这个 将 是 驱动 用 一个
注册 或者 直接 输出 信号. 配置 选项
准许 各自 iob 一个 倒置, 一个 控制 回转 比率 和 一个
高 阻抗 拉-向上. 各自 输入 电路 也 提供
输入 夹紧 二极管 至 提供 静电的 保护,
和 电路 至 inhibit 获得-向上 生产 用 输入 电流.
Q
数据
读 或者
写
配置
控制
Q
X5382
图示 3: 静态的 配置 记忆 cell.
它 是 承载 和 一个 位 的 配置 程序 和 con-
trols 一个 程序 选择 在 这 地方 可编程序的
门 排列.
FLIP
FLOP
QD
R
回转
比率
被动的
拉 向上
输出
选择
3-状态
INVERT
输出
INVERT
FLIP
FLOP
或者
获得
DQ
R
注册 在
直接 在
输出
3- 状态
(输出 使能)
ttl 或者
CMOS
输入
门槛
输出
缓存区
(global 重置)
CK1
X3029
i/o 垫子
Vcc
程序-控制 记忆 cells
可编程序的 interconnection 要点 或者 pip
=
IKOK
Q
I
O
T
程序
控制
多路调制器
CK2
图示 4: 输入/输出 块.
各自 iob 包含 输入 和 输出 存储 elements 和 i/o 选项 选择 用 配置 记忆 cells. 一个 选择
的 二 clocks 是 有 在 各自 消逝 边缘. 这 极性 的 各自 时钟 线条 (不 各自 flip-flop 或者 获得) 是 programmable.
一个 时钟 线条 那 triggers 这 flip-flop 在 这 rising 边缘 是 一个 起作用的 低 获得 使能 (获得 transparent) 信号 和 恶行
对抗. 被动的 拉-向上 能 仅有的 是 使能 在 输入, 不 在 输出. 所有 用户 输入 是 编写程序 为 ttl 或者 cmos
门槛.
: 点此下载
