R
xc4000xla/xv 地方 可编程序的 门 arrays
6-158 ds015 (v1.3) october 18, 1999 - 产品 规格
一般 描述
XC4000 序列 高-效能, 高-capacity 地方 pro-
grammable 门 Arrays (fpgas) 提供 这 benefits 的
custom CMOS vlsi, 当 avoiding 这 最初的 费用, 长
开发 循环, 和 固有的 风险 的 一个 常规的
masked 门 排列.
这 结果 的 fifteen 年 的 FPGA 设计 experience 和
反馈 从 thousands 的 客户, 这些 FPGAs com-
bine architectural versatility, 增加 速, abundant
routing resources, 和 新, sophisticated 软件 至
达到 全部地 automated implementation 的 complex,
高-密度, 高-效能 设计.
技术 有利因素
xc4000xla/xv FPGAs 使用 5 layer metal 硅 technol-
ogy 至 改进 效能 当 减少 设备 费用 和
电源. 在 增加, IOB 增强 提供 全部 PCI
遵从 和 这 jtag 符合实际 是 expanded.
低 电源 内部的 逻辑
XC4000XV FPGAs 包含 所有 这 特性 的 这 XLA
设备 但是 需要 一个 独立的 2.5v 电源 供应 为 inter-
nal 逻辑. i/o 焊盘 是 安静的 驱动 从 一个 3.3v 电源 供应.
这 2.5v 逻辑 供应 是 named VCCINT 和 这 3.3 V IO
供应 是 named vccio.
这 XV 设备 也 包含 额外的 routing
resources 在 这 表格 的 8 octal-长度 segmented routing
途径 vertically 和 horizontally 每 行 和 column.
xla/xv 和 xl 家族 differences
这 xc4000xla/xv families 的 FPGAs 是 logically identi-
cal 至 XC4000EX 和 XC4000XL fpgas, 不管怎样 i/o,
configuration 逻辑, JTAG 符合实际, 和 效能
有 被 增强. 在 增加, 它们 deliver:
•
改进 效能
xla/xv 设备 benefit 从 进步 处理
技术 和 一个 减少 在 interconnect 电容
这个 改进 效能 在 xl 设备 用 更多
比 30%.
•
更小的 电源
xla/xv 设备 有 减少 电源 (所需的)东西
对照的 至 相等的 xl 设备.
•
shorter routing 延迟
这 小 消逝 的 xla/xv 设备 直接地 减少
时钟 延迟 和 这 延迟 的 高-输出 信号. 这
减少 在 时钟 延迟 准许 改进 管脚-至-管脚 i/o
specifications.
•
更小的 费用
xla/xv 设备 费用 是 直接地 related 至 这 消逝 大小
和 有 被 减少 significantly 从 那 的
相等的 xl 设备.
•
表示 模式 configuration
表示 模式 configuration 是 有 在 这 XLA 和
xv 设备.
iob 增强
•
12/24 毫安 输出 驱动
这 xla/xv 家族 的 fpgas 准许 单独的 iobs 至
是 configured 作 高 驱动 输出. 各自 输出 能 是
configured 至 有 24 毫安 驱动 力量 作 opposed 至
这 标准 default 力量 的 12 毫安.
•
vcc 夹紧 二极管
xla 和 xv fpgas 有 一个 optional 夹紧 二极管
连接 从 各自 输出 至 vcc (vccio 为 xv).
当 使能 它们 clamp ringing 过往旅客 后面的 至 这
3.3v 供应 栏杆. 这个 夹紧 action 是 必需的 在
3.3v PCI 产品. VCC 夹紧 是 一个 global 选项
影响 所有 i/o 管脚. 如果 使能, TTL i/o 兼容性 是
maintained, 但是 全部 5.0 volt i/o 容忍 是 sacrificed.
•
增强 静电释放 保护
一个 改进 静电释放 结构 准许 XV 设备 至 safely
通过 这 stringent 5v pci (4.2.1.3) ringing 测试. 这个
测试 应用 一个 11V 脉冲波 至 各自 IOB 为 11 ns 通过 一个 55
ohm 电阻.
•
全部 3.3v 和 5.0v pci 遵从
这 增加 的 12/24 毫安 驱动, optional 3.3v 夹紧
和 改进 静电释放 提供 全部 遵从 和 也
3.3v 或者 5.0v pci specifications.
图示 1: 交叉 部分 的 xilinx 0.25 micron, 5 layer
metal xc4000xv fpga.
visible 特性 是 five layers 的
敷金属, tungsten plug vias 和 trench 分开. 这
小 gaps 在之上 这 最低 layer 是 0.25 micron
polysilicon 场效应晶体管 门. 这 极好的 planarity 的 各自
metal layer 是 预定的 至 这 使用 的 “chemical-机械的
polishing” 或者 cmp. 在 效应, 各自 layer 是 地面 flat 在之前
一个 新 layer 是 增加.
: 点此下载
