首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:901435
 
资料名称:XC5206-5VQ100C
 
文件大小: 598K
   
说明
 
介绍:
Field Programmable Gate Arrays
 
 


: 点此下载
  浏览型号XC5206-5VQ100C的Datasheet PDF文件第3页
3
浏览型号XC5206-5VQ100C的Datasheet PDF文件第4页
4
浏览型号XC5206-5VQ100C的Datasheet PDF文件第5页
5
浏览型号XC5206-5VQ100C的Datasheet PDF文件第6页
6

7
浏览型号XC5206-5VQ100C的Datasheet PDF文件第8页
8
浏览型号XC5206-5VQ100C的Datasheet PDF文件第9页
9
浏览型号XC5206-5VQ100C的Datasheet PDF文件第10页
10
浏览型号XC5206-5VQ100C的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
R
十一月 5, 1998 (版本 5.2) 7-89
xc5200 序列 地方 可编程序的 门 arrays
7
tomized rpms, freeing 这 设计者 从 这 需要 至
变为 一个 expert 在 architectures.
cascade 函数
各自 cy_mux 能 是 连接 至 这 cy_mux 在 这
调整 lc 至 提供 cascadable decode 逻辑.图示 7
illustrates 如何 这 4-输入 函数 发生器 能 是 con-
figured 至 引领 有利因素 的 这些 四 倾泻
cy_muxes. 便条 那 和 和 或者 cascading 是 明确的
具体情况 的 一个 一般 decode. 在 和 cascading 所有 位 是
解码 equal 至 逻辑 一个, 当 在 或者 cascading 所有 位
是 解码 equal 至 逻辑 零. 这 flexibility 的 这 lut
achieves 这个 结果. 这 xc5200 库 包含 门
macros 设计 至 引领 有利因素 的 这个 函数.
clb flip-flops 和 latches
这 clb 能 通过 这 combinatorial 输出(s) 至 这 inter-
连接 网络, 但是 能 也 store 这 combinatorial
结果 或者 其它 新当选的 数据 在 flip-flops, 和 连接
它们的 输出 至 这 interconnect 网络 作 好. 这 clb
存储 elements 能 也 是 配置 作 latches.
数据 输入 和 输出
这 源 的 一个 存储 元素 数据 输入 是 programma-
ble. 它 是 驱动 用 这 函数 f, 或者 用 这 直接 在 (di)
块 输入. 这 flip-flops 或者 latches 驱动 这 q clb 输出-
puts.
四 快 喂养-通过 paths 从 di 至 做 是 有,
作 显示 在图示 4. 这个 绕过 是 sometimes 使用 用
这 automated router 至 repower 内部的 信号. 在 addi-
tion 至 这 存储 元素 (q) 和 直接 (做) 输出,
那里 是 一个 combinatorial 输出 (x) 那 是 总是 sourced
用 这 lookup 表格.
这 四 边缘-triggered d-类型 flip-flops 或者 水平的-敏感的
latches 有 一般 时钟 (ck) 和 时钟 使能 (ce)
输入. 任何 的 这 时钟 输入 能 也 是 permanently
使能. 存储 元素 符合实际 是 描述 在
Table 3.
时钟 输入
这 flip-flops 能 是 triggered 在 也 这 rising 或者 下落
时钟 边缘. 这 时钟 管脚 是 shared 用 所有 四 存储 ele-
ments 和 单独的 极性 控制. 任何 反相器 放置
在 这 时钟 输入 是 automatically absorbed 在 这 clb.
时钟 使能
这 时钟 使能 信号 (ce) 是 起作用的 高. 这 ce 管脚 是
shared 用 这 四 存储 elements. 如果 left unconnected
为 任何, 这 时钟 使能 为 那 存储 元素 defaults
至 这 起作用的 状态. ce 是 不 invertible 在里面 这 clb.
Clear
一个 异步的 存储 元素 输入 (clr) 能 是 使用
至 重置 所有 四 flip-flops 或者 latches 在 这 clb. 这个 输入
图示 7: xc5200 cy_mux 使用 为 解码器 cascade
逻辑
F4
F3
F2
F1
F4
F3
F2
F1
F4
F3
F2
F1
F4
F3
F2
F1
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
F=0
DI
DI
DI
DI
FD
FD
FD
cascade 输出
输出
D
X
LC3
DQ
LC2
X
CI
cascade 在
cy_mux
cy_mux
cy_mux
cy_mux
cy_mux
FD
X
LC1
initialization 的
carry chain (一个 逻辑 cell)
LC0
CK
CE CLR
D
D
Q
Q
X
Q
CO
X5708
表格 3: clb 存储 元素 符合实际
(起作用的 rising 边缘 是 显示)
模式 CK CE CLR D Q
电源-向上 或者
GR
XXXX0
flip-flop
XX1X0
__/
1* 0* D D
0X0*XQ
获得
11*0*XQ
01*0*DD
两个都 X 0 0* X Q
legend:
X
__/
0*
1*
don’t 小心
rising 边缘
输入 是 低 或者 unconnected (default 值)
输入 是 高 或者 unconnected (default 值)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com