首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:901435
 
资料名称:XC5206-5VQ100C
 
文件大小: 598K
   
说明
 
介绍:
Field Programmable Gate Arrays
 
 


: 点此下载
  浏览型号XC5206-5VQ100C的Datasheet PDF文件第5页
5
浏览型号XC5206-5VQ100C的Datasheet PDF文件第6页
6
浏览型号XC5206-5VQ100C的Datasheet PDF文件第7页
7
浏览型号XC5206-5VQ100C的Datasheet PDF文件第8页
8

9
浏览型号XC5206-5VQ100C的Datasheet PDF文件第10页
10
浏览型号XC5206-5VQ100C的Datasheet PDF文件第11页
11
浏览型号XC5206-5VQ100C的Datasheet PDF文件第12页
12
浏览型号XC5206-5VQ100C的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
R
十一月 5, 1998 (版本 5.2) 7-91
xc5200 序列 地方 可编程序的 门 arrays
7
输入/输出 blocks
用户-configurable 输入/输出 blocks (iobs) 提供 这
接口 在 外部 包装 管脚 和 这 内部的
逻辑. 各自 iob 控制 一个 包装 管脚 和 能 是 con-
figured 为 输入, 输出, 或者 双向的 信号.
这 i/o 块, 显示 在图示 11, 组成 的 一个 输入
缓存区 和 一个 输出 缓存区. 这 输出 驱动器 是 一个 8-毫安
全部-栏杆 cmos 缓存区 和 3-状态 控制. 二 回转-比率
控制 模式 是 supported 至 降低 总线 过往旅客.
两个都 这 输出 缓存区 和 这 3-状态 控制 是 invertible.
这 输入 缓存区 有 globally 选择 cmos 或者 ttl 输入
门槛. 这 输入 缓存区 是 invertible 和 也 提供 一个
可编程序的 延迟 线条 至 使确信 可依靠的 碎片-至-碎片
设置-向上 和 支撑 时间. 最小 静电释放 保护 是 3 kv
使用 这 人 身体 模型.
iob 输入 信号
这 xc5200 输入 能 是 globally 配置 为 也
ttl (1.2v) 或者 cmos 门槛, 使用 一个 选项 在 这 位-
stream 一代 软件. 那里 是 一个 slight hysteresis 的
关于 300mv.
这 输入 的 xc5200-序列 5-volt 设备 能 是 驱动
用 这 输出 的 任何 3.3-volt 设备, 如果 这 5-volt 输入 是
在 ttl 模式.
supported 来源 为 xc5200-序列 设备 输入 是
显示 在Table 5.
optional 延迟 guarantees 零 支撑 时间
xc5200 设备 做 不 有 存储 elements 在 这 iobs.
不管怎样, xc5200 iobs 能 是 efficiently routed 至 clb
flip-flops 或者 latches 至 store 这 i/o 信号.
这 数据 输入 至 这 寄存器 能 optionally 是 delayed 用
一些 nanoseconds. 和 这 延迟 使能, 这 建制
时间 的 这 输入 flip-flop 是 增加 所以 那 正常的 时钟
routing 做 不 结果 在 一个 积极的 支撑-时间 必要条件.
一个 积极的 支撑 时间 必要条件 能 含铅的 至 unreliable,
温度- 或者 处理-依赖 运作.
这 输入 flip-flop 建制 时间 是 定义 在 这 数据
量过的 在 这 设备 i/o 管脚 和 这 时钟 输入 在 这
clb (不 在 这 时钟 管脚). 任何 routing 延迟 从 这
设备 时钟 管脚 至 这 时钟 输入 的 这 clb 必须, 那里-
fore, 是 subtracted 从 这个 建制 时间 至 arrive 在 这 real
建制 时间 必要条件 相关的 至 这 设备 管脚. 一个 短的
指定 建制 时间 might, 因此, 结果 在 一个 负的
建制 时间 在 这 设备 管脚, i.e., 一个 积极的 支撑-时间
必要条件.
当 一个 延迟 是 inserted 在 这 数据 线条, 更多 时钟 延迟
能 是 tolerated 没有 造成 一个 积极的 支撑-时间
必要条件. sufficient 延迟 排除 这 possibility 的 一个
数据 支撑-时间 必要条件 在 这 外部 管脚. 这 maxi-
mum 延迟 是 因此 inserted 作 这 软件 default.
这 xc5200 iob 有 一个 一个-tap 延迟 元素: 也 这
延迟 是 inserted (default), 或者 它 是 不. 这 延迟 guarantees
一个 零 支撑 时间 和 遵守 至 clocks routed 通过 任何
的 这 xc5200 global 时钟 缓存区. (看
“global lines” 在
96为 一个 描述 的 这 global 时钟 缓存区 在 这
xc5200.) 为 一个 shorter 输入 寄存器 建制 时间, 和
D
N
D
C
D
B
D
一个
ABCN
z = d
一个
• 一个 + d
B
• b + d
C
• c + d
N
• n
~100 k
"弱 keeper"
X6466
BUFT BUFT BUFT BUFT
图示 10: 3-状态 缓存区 执行 一个 多路调制器
图示 11: xc5200 i/o 块
I
O
T
垫子
Vcc
X9001
输入
缓存区
延迟
Pullup
Pulldown
回转 比率
控制
输出
缓存区
表格 5: supported 来源 为 xc5200-序列 设备
输入
xc5200 输入 模式
5 v,
TTL
5 v,
CMOS
任何 设备, vcc = 3.3 v,
cmos 输出
Unreliable
数据
任何 设备, vcc = 5 v,
ttl 输出
任何 设备, vcc = 5 v,
cmos 输出
√√
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com