© 2001 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
.
所有 其它 商标 和 注册 商标 是 这 恰当的ty 的 它们的 各自的 所有权人. 所有 规格 是 主题 至 change 没有 注意.
ds031-1 (v1.7) october 2, 2001
www.xilinx.com
单元 1 的 4
进步 产品 规格
1-800-255-7778 1
summary 的 virtex
®
-ii 特性
• 工业 第一 platform fpga 解决方案
• ip-immersion™ architecture
- densities 从 40k 至 8m 系统 门
- 420 mhz 内部的 时钟 速 (进步 数据)
- 840+ mb/s i/o (进步 数据)
• selectram™ 记忆 hierarchy
- 3 mb 的 真实 双-port™ 内存 在 18-kbit 块
selectram resources
- 向上 至 1.5 mb 的 distributed selectram
resources
- 高-效能 接口 至 外部 记忆
·
ddr-sdram 接口
·
fcram 接口
·
QDR
™
-sram 接口
·
sigma 内存 接口
•
arithmetic 功能
- 专心致志的 18-位 x 18-位 乘法器 blocks
- 快 看-ahead carry 逻辑 chains
•
有伸缩性的 逻辑 resources
- 向上 至 93,184 内部的 寄存器 / latches 和 时钟
使能
- 向上 至 93,184 看-向上 tables (luts) 或者 cascadable
16-位 变换 寄存器
- 宽 multiplexers 和 宽-输入 函数 支持
- horizontal cascade chain 和 总-的-产品
支持
- 内部的 3-状态 bussing
•
高-效能 时钟 管理 电路系统
- 向上 至 12 dcm (数字的 时钟 manager) modules
·
准确的 时钟 de-skew
·
有伸缩性的 频率 综合
·
高-决议 阶段 shifting
- 16 global 时钟 多路调制器 缓存区
•
起作用的 interconnect
™
技术
- fourth 一代 segmented routing 结构
- predictable, 快 routing 延迟, 独立 的
输出
•
selecti/o-过激
™
技术
- 向上 至 1,108 用户 i/os
- 19 单独的-结束 standards 和 六 差别的
standards
- 可编程序的 下沉 电流 (2 毫安 至 24 毫安) 每 i/o
- digitally 控制 阻抗 (dci) i/o: 在-碎片
末端 电阻器 为 单独的-结束 i/o standards
- pci-x @ 133 mhz, pci @ 66 mhz 和 33 mhz
遵从, 和 cardbus 一致的
- 差别的 signaling
·
840 mb/s 低-电压 差别的 signaling i/o
(lvds) 和 电流 模式 驱动器
·
总线 lvds i/o
·
lightning 数据 运输 (ldt) i/o 和 电流
驱动器 缓存区
·
低-电压 积极的 发射级-结合 逻辑
(lvpecl) i/o
·
建造-在 ddr 输入 和 输出 寄存器
- 专卖的 高-效能 selectlink
™
技术
·
高-带宽 数据 path
·
翻倍 数据 比率 (ddr) link
·
网-为基础 hdl 一代 methodology
•
supported 用 xilinx foundation
™
和 alliance
™
序列 开发 系统
- 整体的 vhdl 和 verilog 设计 flows
- compilation 的 10m 系统 门 设计
- 互联网 team 设计 (itd) tool
•
sram-为基础 在-系统 配置
-快 selectmap
™
配置
- triple 数据 encryption 标准 (des) 安全
选项 (bitstream encryption)
- ieee1532 支持
- partial reconfiguration
- unlimited re-programmability
- readback 能力
•
0.15 µm 8-layer metal 处理 和 0.12 µm
高-速 晶体管
•
1.5 v (v
CCINT
) 核心 电源 供应, 专心致志的 3.3 V
V
CCAUX
auxiliary 和 v
CCO
i/o 电源 供应
•
ieee 1149.1 兼容 boundary-scan 逻辑 支持
•
flip-碎片 和 线-bond 球 grid 排列 (bga)
包装 在 三 标准 fine pitches (0.80mm,
1.00mm, 和 1.27mm)
•
100% 工厂 测试
0
virtex-ii 1.5v
地方-可编程序的 门 arrays
ds031-1 (v1.7) october 2, 2001
00
进步 产品 规格
R
: 点此下载
