AD7865
–4– rev. 一个
定时 特性
1, 2
参数 一个, b, y 版本 单位 测试 情况/comments
t
CONV
2.4
µ
s 最大值 转换 时间, 内部的 时钟
3.2
µ
s 最大值 转换 时间, 外部 时钟 (5 mhz)
t
ACQ
0.35
µ
s 最大值 acquisition 时间
t
BUSY
非. 的 途径 选择 号码 的 途径 multiplied 用 t
CONV
×
(t
CONV
)
µ
s 最大值
t
wake-向上
—external v
REF
3
1
µ
s 最大值
STBY
rising 边缘 至
CONVST
rising 边缘
t
1
35 ns 最小值
CONVST
Pulsewidth
t
2
70 ns 最小值
CONVST
rising 边缘 至 busy rising 边缘
读 运作
t
3
0 ns 最小值
CS
至
RD
建制 时间
t
4
0 ns 最小值
CS
至
RD
支撑 时间
t
5
35 ns 最小值 读 pulsewidth
t
6
4
35 ns 最大值 数据 进入 时间 之后 下落 边缘 的
RD
, v
驱动
= 5 v
40 ns 最大值 数据 进入 时间 之后 下落 边缘 的
RD
, v
驱动
= 3 v
t
7
5
5 ns 最小值 总线 relinquish 时间 之后 rising 边缘 的
RD
30 ns 最大值
t
8
15 ns 最小值 时间 在 consecutive 读
t
9
120 ns 最小值
EOC
Pulsewidth
180 ns 最大值
t
10
70 ns 最大值
RD
rising 边缘 至 frstdata 边缘 (rising 或者 下落)
t
11
15 ns 最大值
EOC
下落 边缘 至 frstdata 下落 延迟
t
12
0 ns 最小值
EOC
至
RD
延迟
写 运作
t
13
20 ns 最小值
WR
Pulsewidth
t
14
0 ns 最小值
CS
至
WR
建制 时间
t
15
0 ns 最小值
WR
至
CS
支撑 时间
t
16
5 ns 最小值 输入 数据 建制 时间 的 rising 边缘 的
WR
t
17
5 ns 最小值 输入 数据 支撑 时间
外部 时钟
t
18
200 ns 最小值
CONVST
下落 边缘 至 clk rising 边缘
注释
1
样本 测试 在 +25
°
c 至 确保 遵从. 所有 输入 信号 是 量过的 和 tr = tf = 1 ns (10% 至 90% 的 +5 v) 和 安排时间 从 一个 电压 水平的 的 +1.6␣ v.
2
看 计算数量 6, 7 和 8.
3
谈及 至 这 备用物品 模式 运作 部分. 这 最大值 规格 的 1
µ
s 是 有效的 当 使用 一个 0.1
µ
f 解耦 电容 在 这 v
REF
管脚.
4
量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 一个 输出 至 交叉 0.8␣ v 或者 2.4 v.
5
这些 时间 是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5␣ v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 是 然后
extrapolated 后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间 quoted 在 这 定时 特性 是 这 真实 总线
relinquish 时间 的 这 部分 和 作 此类 是 独立 的 外部 总线 加载 capacitances.
规格 主题 至 改变 没有 注意.
1.6ma
50pF
至 输出
管脚
+1.6v
400
一个
图示 1. 加载 电路 为 进入 时间 和 总线 relinquish 时间
(v
DD
= +5 v
5%, agnd = dgnd = 0 v, v
REF
= 内部的, 时钟 = 内部的; 所有 规格
T
最小值
至 t
最大值
除非 否则 指出.)
: 点此下载
