AD7865
–7–rev. 一个
管脚 Mnemonic 描述
24 V
REF
涉及 输入/输出. 这个 管脚 提供 进入 至 这 内部的 涉及 (+2.5 v
±
20 mv)
和 也 准许 这 内部的 涉及 至 是 过载 用 一个 外部 涉及 源 (+2.5 v
±
5%). 一个 0.1
µ
f 解耦 电容 应当 是 连接 在 这个 管脚 和 agnd.
25 AV
DD
相似物 积极的 供应 电压, +5.0 v
±
5%. 一个 0.1
µ
f 解耦 电容 应当 是 con-
nected 在 这个 管脚 和 agnd.
26 AGND 一个nalog 地面. 一般 相似物 地面. 这个 agnd 管脚 应当 是 连接 至 这 系统’s
agnd 平面.
27–34 DB13–DB6 数据 位 13 是 这 msb, followed 用 数据 位 12 至 数据 位 6. 三-状态 ttl 输出.
输出 编码 是 twos complement 为 ad7865-1 和 ad7865-3, 和 笔直地 二进制的 为
ad7865-2.
35 DV
DD
积极的 供应 电压 为 数字的 部分, +5.0 v
±
5%. 一个 0.1
µ
f 解耦 电容
应当 是 连接 在 这个 管脚 和 agnd. 两个都 dv
DD
和 av
DD
应当 是 exter-
nally 系 一起.
36 V
驱动
这个 管脚 提供 这 积极的 供应 电压 为 这 输出 驱动器 (db0 至 db13), busy,
EOC
和 frstdata. 它 是 正常情况下 系 至 dv
DD
. v
驱动
应当 是 decoupled 和 一个
0.1
µ
f 电容. 它 准许 改进 效能 当 读 在 这 转换 se-
quence. 也, 这 输出 数据 驱动器 将 是 powered 用 一个 3 v
±
10% 供应 至 facilitate
接合 至 3 v processors 和 dsps.
37 DGND 数字的 地面. 地面 涉及 为 数字的 电路系统. 这个 dgnd 管脚 应当 是 连接
至 这 系统’s dgnd
平面. 这 系统’s dgnd 和 agnd 平面 应当 是 连接
一起 在 一个 要点 仅有的, preferably 在 一个 agnd 管脚.
38, 39 db5, db4 数据 位 5 至 数据 位 4. 三-状态 ttl 输出.
40–43 DB3–DB0 数据 位 3 至 数据 位 0. 双向的 数据 管脚. 当 一个 读 运作 takes 放置, 这些
管脚 是 三-状态 ttl 输出. 这 频道 选择 寄存器 是 编写程序 和 这 数据 在
这 db0–db3 管脚 和 标准
CS
和
WR
信号. db0 代表 频道 1 和 db3
代表 频道 4.
44
EOC
终止-的-转换. 起作用的 低 逻辑 输出 表明 转换 状态. 这 终止 的 各自
转换 在 一个 转换 sequence 是 表明 用 一个 低 going 脉冲波 在 这个 线条.
: 点此下载
