adsp-2181
–3–
rev. d
adsp-2181 能 fetch 一个 operand 从 程序 记忆 和
这 next 操作指南 在 这 一样 循环.
在 增加 至 这 地址 和 数据 总线 为 外部 记忆
连接, 这 adsp-2181 有 一个 16-位 内部的 dma 端口
(idma 端口) 为 连接 至 外部 系统. 这 idma
端口 是 制造 向上 的 16 数据/地址 管脚 和 five 控制 管脚.
这 idma 端口 提供 transparent, 直接 进入 至 这 dsps
在-碎片 程序 和 数据 内存.
一个 接口 至 低 费用 字节-宽 记忆 是 提供 用 这
字节 dma 端口 (bdma 端口). 这 bdma 端口 是 双向的
和 能 直接地 地址 向上 至 四 megabytes 的 外部 内存
或者 只读存储器 为 止-碎片 存储 的 程序 overlays 或者 数据 tables.
这 字节 记忆 和 i/o 记忆 空间 接口 支持 慢
memories 和 i/o 记忆-编排 peripherals 和 程序-
mable wait 状态 一代. 外部 设备 能 增益 控制 的
外部 buses 和 总线 要求/grant 信号 (
BR
,
BGH
和
BG
).
一个 执行 模式 (go 模式) 准许 这 adsp-2181 至 con-
tinue 运动 从 在-碎片 记忆. 正常的 执行 模式
需要 这 处理器 至 halt当 buses 是 准予.
这 adsp-2181 能 respond 至 13 可能 中断, eleven
的 这个 是 accessible 在 任何 给 时间. 那里 能 是 向上 至 六
外部 中断 (一个 边缘-敏感的, 二 水平的-敏感的 和
三 configurable) 和 七 内部的 中断 发生 用
这 计时器, 这 串行 端口 (sports), 这 字节 dma 端口 和
这 电源-向下 电路系统. 那里 是 也 一个 主控
重置
信号.
这 二 串行 端口 提供 一个 完全 同步的 串行 inter-
面向 和 optional companding 在 硬件 和 一个 宽 多样性 的
framed 或者 frameless 数据 transmit 和 receive 模式 的 运作.
各自 端口 能 发生 一个 内部的 可编程序的 串行 时钟 或者
接受 一个 外部 串行 时钟.
这 adsp-2181 提供 向上 至 13 一般-目的 标记 管脚.
这 数据 输入 和 输出 管脚 在 sport1 能 是 alternatively
配置 作 一个 输入 标记 和 一个 输出 标记. 在 增加, 那里
是 第八 flags 那 是 可编程序的 作 输入 或者 输出 和
三 flags 那 是 总是 输出.
一个 可编程序的 间隔 计时器 发生 periodic 中断. 一个
16-位 计数 寄存器 (tcount) 是 decremented 每
n
pro-
cessor 循环, 在哪里
n
是 一个 范围调整 值 贮存 在 一个 8-位 regis-
ter (tscale). 当 这 值 的 这 计数 寄存器 reaches
零, 一个 中断 是 发生 和 这 计数 寄存器 是 reloaded
从 一个 16-位 时期 寄存器 (tperiod).
串行 端口
这 adsp-2181 包含 二 完全 同步的 串行
端口 (sport0 和 sport1) 为 串行 communications 和
multiprocessor 交流.
here 是 一个 brief 列表 的 这 能力 的 这 adsp-2181 sports.
谈及 至 这
adsp-2100 家族 用户’s 手工的, 第三 版本
为
更远 详细信息.
• sports 是 双向的 和 有 一个 独立的, 翻倍-
缓冲 transmit 和 receive 部分.
• sports 能 使用 一个 外部 串行 时钟 或者 发生 它们的
自己的 串行 时钟 内部.
• sports 有 独立 framing 为 这 receive 和 trans-
mit sections. sections run 在 一个 frameless 模式 或者 和 框架
同步 信号 内部 或者 externally 发生.
框架 同步 信号 是 起作用的 高 或者 inverted, 和 也 的
二 pulsewidths 和 timings.
输出 regs
ALU
输出 regs
MAC
计时器
输入 regs 输入 regs
adsp-2181 integration
数据
地址
发生器
#1
数据
地址
发生器
#2
21xx 核心
pma 总线
dma 总线
pmd 总线
操作指南
寄存器
程序
SEQUENCER
总线
EXCHANGE
dmd 总线
程序
SRAM
16K
24
数据
SRAM
16K
16
字节
DMA
控制
MUX
14
14
24
16
DMD
总线
pma 总线
dma 总线
pmd 总线
输入 regs
SHIFTER
输出 regs
输入 regs
MAC
输出 regs
输入 regs
ALU
输出 regs
r 总线
16
transmit reg
receive reg
串行
端口 0
transmit reg
receive reg
串行
端口 0
COMPANDING
电路系统
5 5
内部的
DMA
端口
中断
电源-
向下
控制
逻辑
2
8
3
MUX
可编程序的
i/o
FLAGS
14
外部
地址
总线
外部
数据
总线
16
4
24
图示 1. adsp-2181 块 图解
: 点此下载
